公开(公告)号：CN118632526A

公开(公告)日：2024-09-10

申请号：CN202410170553.5

申请日：2024-02-06

Applicant: 瑞萨电子株式会社

Inventor： 平岩英治 ,  长井大诚 ,  清水秀 ,  奈仓健

IPC: H10B20/25 ,  H01L23/525 ,  H01L29/423 ,  H01L29/78 ,  H01L21/336 ,  H01L21/28

Abstract: 本公开涉及一种半导体器件及其制造方法，其中半导体器件包括形成在有源区中的熔丝晶体管。在第一方向上，有源区由第一元件隔离膜和第二元件隔离膜限定。熔丝晶体管包括栅极电介质膜、栅极电极和半导体区域，半导体区域在与第一方向垂直的第二方向上形成在栅极电极的两侧。在第一方向上，栅极电介质膜具有中心部分、第一外围部分和第二外围部分。中心部分与第一元件隔离膜和第二元件隔离膜间隔开，第一外围部分到达第一元件隔离膜，并且第二外围部分到达第二元件隔离膜。栅极电介质膜的中心部分具有第一厚度，并且第一外围部分和第二外围部分中的每一者具有大于第一厚度的第二厚度。

公开(公告)号：CN115274414A

公开(公告)日：2022-11-01

申请号：CN202210417034.5

申请日：2022-04-20

Applicant: 瑞萨电子株式会社

Inventor： 清水秀

IPC: H01L21/28 ,  H01L27/11524

Abstract: 本公开涉及制造半导体器件的方法。提供了一种非易失性半导体存储器和三种或更多种类型的晶体管。第一晶体管的第一栅极氧化膜的厚度大于第二晶体管的第二栅极氧化膜的厚度，并且小于第三晶体管的第三栅极氧化膜的厚度。在第一晶体管区域中，第一氧化硅膜形成在半导体衬底的表面上，并且第二氧化硅膜和第三氧化硅膜形成在第一氧化硅膜上。通过去除第二氧化硅膜和第三氧化硅膜以及第一氧化硅膜的上层的一部分，由第一氧化硅膜形成第一栅极氧化膜。