公开(公告)号：CN105913870A

公开(公告)日：2016-08-31

申请号：CN201610017785.2

申请日：2016-01-12

Applicant: 瑞萨电子株式会社

Inventor： 新居浩二

IPC: G11C15/04

CPC classification number: G11C15/04 ,  H01L27/0207 ,  H01L27/1104

Abstract: 本发明涉及半导体存储器装置。提供一种能进行高精度数据检索的半导体存储器装置。每个存储器单元都能保持两位信息并包括第一单元和第二单元。该半导体存储器装置进一步包括传送检索数据的匹配线和检索线对。该半导体存储器装置进一步包括基于保持在第一和第二单元中的信息和由检索线对传送的检索数据之间的比较结果来驱动匹配线的逻辑运算单元，和驱动检索线对的检索线驱动器。在将检索线对预充电到第一电压和第二电压之间的第三电压的状态下，该检索线驱动器根据检索数据分别将包括在检索线对中的一个检索线和另一个检索线驱动到第一和第二电压。

公开(公告)号：CN102194757A

公开(公告)日：2011-09-21

申请号：CN201110035458.7

申请日：2011-02-01

Applicant: 瑞萨电子株式会社

Inventor： 新居浩二 ,  五十岚元繁

IPC: H01L21/8244 ,  H01L27/11 ,  G11C11/412

CPC classification number: H01L21/823412 ,  H01L27/11 ,  H01L27/1104

Abstract: 本发明提供了一种半导体器件的制造方法，该方法实现了减少注入掩膜，本发明还提供了这样一种半导体器件。通过使用抗蚀剂掩膜和另一个抗蚀剂掩膜作为所述注入掩膜向NMOS区注入硼，形成了充当存取晶体管和驱动晶体管的晕区的p型杂质区。还通过使用另一个抗蚀剂掩膜作为注入掩膜向PMOS区注入磷或砷，形成了充当负载晶体管的晕区的n型杂质区。

公开(公告)号：CN105913870B

公开(公告)日：2021-04-16

申请号：CN201610017785.2

申请日：2016-01-12

Applicant: 瑞萨电子株式会社

Inventor： 新居浩二

IPC: G11C15/04

Abstract: 本发明涉及半导体存储器装置。提供一种能进行高精度数据检索的半导体存储器装置。每个存储器单元都能保持两位信息并包括第一单元和第二单元。该半导体存储器装置进一步包括传送检索数据的匹配线和检索线对。该半导体存储器装置进一步包括基于保持在第一和第二单元中的信息和由检索线对传送的检索数据之间的比较结果来驱动匹配线的逻辑运算单元，和驱动检索线对的检索线驱动器。在将检索线对预充电到第一电压和第二电压之间的第三电压的状态下，该检索线驱动器根据检索数据分别将包括在检索线对中的一个检索线和另一个检索线驱动到第一和第二电压。

公开(公告)号：CN107799145A

公开(公告)日：2018-03-13

申请号：CN201710796680.6

申请日：2017-09-06

Applicant: 瑞萨电子株式会社

Inventor： 新居浩二

IPC: G11C15/04 ,  G11C5/06

Abstract: 半导体装置具有：第一单元；第二单元；第一匹配线及第二匹配线；传输第一数据的第一搜索线对；传输第二数据的第二搜索线对；第一逻辑运算单元，与第一搜索线对和第一匹配线连接，且基于单元第一组件及第二组件保持的信息和第一数据的比较结果而驱动第一匹配线；以及第二逻辑运算单元，与第二搜索线对和第二匹配线连接，且基于单元第一组件及第二组件保持的信息和第二数据的比较结果而驱动第二匹配线。

公开(公告)号：CN105408960A

公开(公告)日：2016-03-16

申请号：CN201380078485.X

申请日：2013-08-06

Applicant: 瑞萨电子株式会社

Inventor： 新居浩二

IPC: G11C11/413 ,  G11C11/41 ,  H01L21/8244 ,  H01L27/10 ,  H01L27/11

CPC classification number: H01L27/1104 ,  G11C8/16 ,  G11C11/412 ,  G11C11/417 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/1116 ,  H01L29/1095 ,  H01L29/41758 ,  H01L29/7851 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在处理图像信息等的芯片中，混载数字信号处理电路等的逻辑电路，并且混载多端口的SRAM。此时，例如若有三个端口，则将一个端口作为差动写入&读取端口，将两个端口作为单端读取专用端口。但是，在该结构中，虽然嵌入式SRAM的占有面积变小，但明确存在如下的问题：写入&读取端口限于一个，此外，单端读取无法期待差动读取这般的高速读取特性。本申请的概要是，在嵌入式SRAM的存储单元构造中，具有三个差动写入&读取端口，在单元中央配置例如N阱区域，在其两侧配置P阱区域。

公开(公告)号：CN101866686B

公开(公告)日：2012-06-27

申请号：CN201010166777.7

申请日：2005-06-24

Applicant: 瑞萨电子株式会社

Inventor： 前田德章 ,  篠崎义弘 ,  山冈雅直 ,  岛崎靖久 ,  礒田正典 ,  新居浩二

IPC: G11C11/413

CPC classification number: G11C11/412 ,  G11C5/063 ,  G11C5/14 ,  G11C11/419 ,  H01L27/11 ,  H01L27/1104

Abstract: 本发明提供一种设有SRAM的半导体集成电路器件，它以低供给电压满足SNM和写余量的需求。该半导体集成电路器件包括：对应多个字线和多个互补位线设置的多个静态存储单元；多个存储单元电源线，每个存储单元电源线向连接到多个互补位线的每个的多个存储单元的每个供给工作电压；由电阻单元构成的多个电源电路，每个电源电路向每个存储单元电源线供给电源电压；和向互补位线供给对应电源电压的预充电电压的预充电电路，其中存储单元电源线构成为具有耦合电容，由此在相应互补位线上传输写信号。

公开(公告)号：CN110033804B

公开(公告)日：2024-06-21

申请号：CN201811594121.8

申请日：2018-12-25

Applicant: 瑞萨电子株式会社

Inventor： 薮内诚 ,  新居浩二

IPC: G11C15/04

Abstract: 提供了可以执行高速搜索操作的半导体器件。半导体器件包括：多个搜索存储单元，以矩阵形式布置；多个搜索线对，分别设置为与存储单元列相对应，并且分别传输将与存储在搜索存储单元中的数据进行比较的多个搜索数据；多个搜索驱动器，分别布置为对应于搜索线对的一端侧，并且根据搜索数据驱动搜索线对；以及多个辅助电路，分别设置为对应于搜索线对的另一端侧，并且根据搜索数据辅助驱动对应的搜索线对。

公开(公告)号：CN103703556B

公开(公告)日：2017-02-22

申请号：CN201180072497.2

申请日：2011-07-29

Applicant: 瑞萨电子株式会社

Inventor： 新居浩二 ,  薮内诚 ,  塚本康正 ,  增田健吾

IPC: H01L21/8244 ,  H01L27/11

CPC classification number: H01L27/11 ,  G11C11/412 ,  H01L21/26586 ,  H01L27/0207 ,  H01L27/1104 ,  H01L29/1083 ,  H01L29/66659

Abstract: 在SRAM存储单元中的存取栅电极（AG1）的正下区域，以与源极-漏极区域（SDS）相邻的方式形成有晕圈区域（AHS），以与源极-漏极区域（SDB）相邻的方式形成有晕圈区域（AHB）。在激励栅电极（DG1）的正下区域，以与源极-漏极区域（SDS）相邻的方式形成有晕圈区域（DHS），以与源极-漏极区域（SDE）相邻的方式形成有晕圈区域（DHE）。晕圈区域（AHS）的杂质浓度设定得比晕圈区域AHB）的杂质浓度高，晕圈区域（DHS）的杂质浓度设定得比晕圈区域（DHE）的杂质浓度高。晕圈区域（AHB）的杂质浓度与晕圈区域（DHE）的杂质浓度不同。

公开(公告)号：CN103703556A

公开(公告)日：2014-04-02

申请号：CN201180072497.2

申请日：2011-07-29

Applicant: 瑞萨电子株式会社

Inventor： 新居浩二 ,  薮内诚 ,  塚本康正 ,  增田健吾

IPC: H01L21/8244 ,  H01L27/11

CPC classification number: H01L27/11 ,  G11C11/412 ,  H01L21/26586 ,  H01L27/0207 ,  H01L27/1104 ,  H01L29/1083 ,  H01L29/66659

Abstract: 在SRAM存储单元中的存取栅电极（AG1）的正下区域，以与源极-漏极区域（SDS）相邻的方式形成有晕圈区域（AHS），以与源极-漏极区域（SDB）相邻的方式形成有晕圈区域（AHB）。在激励栅电极（DG1）的正下区域，以与源极-漏极区域（SDS）相邻的方式形成有晕圈区域（DHS），以与源极-漏极区域（SDE）相邻的方式形成有晕圈区域（DHE）。晕圈区域（AHS）的杂质浓度设定得比晕圈区域（AHB）的杂质浓度高，晕圈区域（DHS）的杂质浓度设定得比晕圈区域（DHE）的杂质浓度高。晕圈区域（AHB）的杂质浓度与晕圈区域（DHE）的杂质浓度不同。

公开(公告)号：CN101853698B

公开(公告)日：2012-10-17

申请号：CN201010157113.4

申请日：2006-05-23

Applicant: 瑞萨电子株式会社

Inventor： 新居浩二 ,  大林茂树 ,  牧野博之 ,  石桥孝一郎 ,  筱原寻史

IPC: G11C11/413

CPC classification number: G11C11/419 ,  G11C5/063 ,  G11C11/412

Abstract: 本发明提供一种半导体装置。按每个存储器单元列配置单元电源线(PVL0-PVLn)，根据对应列的位线(BL0、/BL0-BLn、/BLn)的电压电平调整单元电源线的阻抗或电压电平。在数据写入时，根据选择列的位线电位，将单元电源线设成浮置状态，变更其电压电平，并减小所选择的存储器单元的锁存能力，高速写入数据。从而，实现在低电源电压下也能稳定进行数据的写入/读出的静态型半导体存储装置。