公开(公告)号：CN109786449B

公开(公告)日：2023-08-22

申请号：CN201811364991.6

申请日：2018-11-14

Applicant: 瑞萨电子株式会社

Inventor： 井上真雄

IPC: H01L29/51 ,  H01L29/792 ,  H01L21/28 ,  H01L21/336

Abstract: 本公开的实施例涉及半导体器件及其制造方法。改善了存储器元件的半导体器件的性能。在半导体衬底之上，经由用于存储器元件的栅极绝缘膜的整个绝缘膜形成用于存储器元件的栅电极。整个绝缘膜具有第一绝缘膜、在第一绝缘膜之上的第二绝缘膜、在第二绝缘膜之上的第三绝缘膜、在第三绝缘膜之上的第四绝缘膜和在第四绝缘膜之上的第五绝缘膜。第二绝缘膜是具有电荷累积功能的绝缘膜。第一绝缘膜和第三绝缘膜中的每个绝缘膜的带隙大于第二绝缘膜的带隙。第三绝缘膜是包括包含金属元素和氧的高介电常数材料的多晶膜。第五绝缘膜是包括与用于第三绝缘膜的材料相同的材料的多晶膜。第四绝缘膜包括与用于第三绝缘膜的材料不同的材料。

公开(公告)号：CN109786449A

公开(公告)日：2019-05-21

申请号：CN201811364991.6

申请日：2018-11-14

Applicant: 瑞萨电子株式会社

Inventor： 井上真雄

IPC: H01L29/51 ,  H01L29/792 ,  H01L21/28 ,  H01L21/336

Abstract: 本公开的实施例涉及半导体器件及其制造方法。改善了存储器元件的半导体器件的性能。在半导体衬底之上，经由用于存储器元件的栅极绝缘膜的整个绝缘膜形成用于存储器元件的栅电极。整个绝缘膜具有第一绝缘膜、在第一绝缘膜之上的第二绝缘膜、在第二绝缘膜之上的第三绝缘膜、在第三绝缘膜之上的第四绝缘膜和在第四绝缘膜之上的第五绝缘膜。第二绝缘膜是具有电荷累积功能的绝缘膜。第一绝缘膜和第三绝缘膜中的每个绝缘膜的带隙大于第二绝缘膜的带隙。第三绝缘膜是包括包含金属元素和氧的高介电常数材料的多晶膜。第五绝缘膜是包括与用于第三绝缘膜的材料相同的材料的多晶膜。第四绝缘膜包括与用于第三绝缘膜的材料不同的材料。

公开(公告)号：CN108735800A

公开(公告)日：2018-11-02

申请号：CN201810348811.9

申请日：2018-04-18

Applicant: 瑞萨电子株式会社

Inventor： 门岛胜 ,  井上真雄

IPC: H01L29/06 ,  H01L29/423 ,  H01L29/792 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/7923 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/022 ,  H01L21/02211 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/02271 ,  H01L21/0228 ,  H01L21/02323 ,  H01L21/02326 ,  H01L21/02343 ,  H01L27/11568 ,  H01L29/40117 ,  H01L29/4234 ,  H01L29/513 ,  H01L29/66833 ,  H01L29/401 ,  H01L29/0684 ,  H01L29/42364 ,  H01L29/792

Abstract: 本发明涉及半导体器件及其制造方法。为了改善半导体器件的性能，半导体器件包括在半导体基板上方的绝缘膜部。绝缘膜部包括包含硅和氧的绝缘膜、包含硅和氮的第一电荷存储膜、包含硅和氧的绝缘膜、包含硅和氮的第二电荷存储膜以及包含硅和氧的绝缘膜。第一电荷存储膜由两个电荷存储膜构成。

公开(公告)号：CN105140223A

公开(公告)日：2015-12-09

申请号：CN201510272590.8

申请日：2015-05-25

Applicant: 瑞萨电子株式会社

Inventor： 门岛胜 ,  井上真雄

IPC: H01L27/092 ,  H01L29/06 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L21/823892 ,  H01L27/0922 ,  H01L29/1095

Abstract: 本发明的各个实施例涉及一种半导体器件。本发明使得在半导体器件的制造过程中可以抑制：杂质从衬底扩散至半导体层；以及晶体管的耐受电压的降低。在本发明中，第一导电类型的外延层形成在第一导电类型的基底衬底之上。外延层的杂质浓度低于基底衬底的杂质浓度。第二导电类型的第一嵌入层和第二导电类型的第二嵌入层形成在外延层中。第二嵌入层比第一嵌入层更深，远离第一嵌入层，并且具有比第一嵌入层更低的杂质浓度。在外延层中进一步形成晶体管。

公开(公告)号：CN104009037A

公开(公告)日：2014-08-27

申请号：CN201410067215.5

申请日：2014-02-26

Applicant: 瑞萨电子株式会社

Inventor： 井上真雄 ,  丸山祥辉 ,  西田彰男 ,  国宗依信 ,  舟山幸太

IPC: H01L27/105 ,  H01L21/8239

CPC classification number: H01L29/4925 ,  H01L21/0245 ,  H01L21/02488 ,  H01L21/02502 ,  H01L21/02532 ,  H01L21/02667 ,  H01L21/28035 ,  H01L21/28176 ,  H01L21/28273 ,  H01L29/42324 ,  H01L29/4916 ,  H01L29/66825

Abstract: 本发明涉及半导体器件及其制造方法。为了控制层叠多晶硅膜的晶粒生长，提供一种制造半导体器件的方法。该方法包括：在衬底上（10）形成第一多晶硅膜（21）；在第一多晶硅膜（21）的表面上形成层间氧化物层（22）；在第一多晶硅膜（21）上方形成与层间氧化物层（22）接触的第二多晶硅膜（23）；以及在形成第二多晶硅膜（23）之后，在包含氮的气体气氛下，在高于第一和第二多晶硅膜的膜形成温度的温度下执行退火。

公开(公告)号：CN103354238A

公开(公告)日：2013-10-16

申请号：CN201310257738.1

申请日：2006-05-24

Applicant: 瑞萨电子株式会社

Inventor： 岛本泰洋 ,  由上二郎 ,  井上真雄 ,  水谷齐治

IPC: H01L27/092 ,  H01L29/51

CPC classification number: H01L27/092 ,  H01L21/28035 ,  H01L21/28202 ,  H01L21/28229 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/518 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供一种半导体器件，用于提高具有CMISFET的半导体器件的性能。构成CMISFET的n沟道型MISFET(40)、和p沟道型MISFET(41)的栅极绝缘膜(14、15)，由氮氧化硅膜构成；栅极电极(23、24)，包括位于栅极绝缘膜(14、15)上的硅膜。在栅极电极(23、24)与栅极绝缘膜(14、15)的界面附近，以1×1013～5×1014原子/cm2的面密度导入了像Hf这样的金属元素。n沟道型MISFET(40)和p沟道型MISFET(41)的沟道区域的杂质浓度，被控制在1.2×1018/cm3以下。