公开(公告)号：CN101290800B

公开(公告)日：2012-03-21

申请号：CN200810091481.6

申请日：2008-04-17

Applicant: 瑞萨电子株式会社

Inventor： 石丸哲也 ,  岛本泰洋 ,  安井感

IPC: G11C16/04 ,  G11C16/14 ,  H01L27/115

CPC classification number: H01L29/792 ,  G11C16/14 ,  H01L21/28282 ,  H01L29/42344 ,  H01L29/66833

Abstract: 本发明提供一种能够减少擦除电流的非易失性半导体存储器件。非易失性半导体存储器件的存储单元具有形成在半导体衬底上的源极区域和漏极区域。然后，在源极区域和漏极区域之间的半导体衬底上隔着栅极绝缘膜形成有选择栅电极。在选择栅电极的侧壁上隔着下部氧化硅膜和作为电荷蓄积膜的氮氧化硅膜形成有存储器栅电极。在这样构成的存储单元中，如下述那样进行擦除动作。通过对存储器栅电极施加正电压，从存储器栅电极向氮氧化硅膜注入空穴来使阈值电压从写入状态的阈值电压下降到一定电平，然后向氮氧化硅膜注入由能带间隧道效应产生的热空穴来完成擦除动作。

公开(公告)号：CN103354238A

公开(公告)日：2013-10-16

申请号：CN201310257738.1

申请日：2006-05-24

Applicant: 瑞萨电子株式会社

Inventor： 岛本泰洋 ,  由上二郎 ,  井上真雄 ,  水谷齐治

IPC: H01L27/092 ,  H01L29/51

CPC classification number: H01L27/092 ,  H01L21/28035 ,  H01L21/28202 ,  H01L21/28229 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L21/823857 ,  H01L29/518 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本发明提供一种半导体器件，用于提高具有CMISFET的半导体器件的性能。构成CMISFET的n沟道型MISFET(40)、和p沟道型MISFET(41)的栅极绝缘膜(14、15)，由氮氧化硅膜构成；栅极电极(23、24)，包括位于栅极绝缘膜(14、15)上的硅膜。在栅极电极(23、24)与栅极绝缘膜(14、15)的界面附近，以1×1013～5×1014原子/cm2的面密度导入了像Hf这样的金属元素。n沟道型MISFET(40)和p沟道型MISFET(41)的沟道区域的杂质浓度，被控制在1.2×1018/cm3以下。

公开(公告)号：CN101533803B

公开(公告)日：2011-05-25

申请号：CN200910008039.7

申请日：2009-02-19

Applicant: 瑞萨电子株式会社

Inventor： 木村绅一郎 ,  岛本泰洋 ,  久本大

IPC: H01L21/8247 ,  H01L21/336 ,  H01L27/115 ,  H01L29/792 ,  H01L29/49

CPC classification number: H01L27/11568 ,  H01L29/42328 ,  H01L29/792

Abstract: 本发明提供一种非易失性半导体存储装置的制造方法及非易失性半导体存储装置。在同一硅衬底1上包括具有控制栅电极(CGs)和侧壁存储栅电极(MGs)的分裂栅型存储单元(M1A)、具有单存储栅电极(MGu)的单栅极型存储单元(M2)的非易失性半导体存储装置中，在第一区域(R1)隔着控制栅电极(ICs)形成控制栅电极(CGs)，在第一区域(R1)隔着电荷积蓄膜(IMs)形成侧壁存储栅电极(MGs)，同时在第二区域(R2)隔着电荷积蓄膜(IMs)形成单存储栅电极(MGu)。此时，侧壁存储栅电极(MGs)和单存储栅电极(MGu)由同一工序形成，控制栅电极(CGs)和侧壁存储栅电极(MGs)以电绝缘的状态相邻地配置。