-
公开(公告)号：CN112219277A
公开(公告)日：2021-01-12
申请号：CN201880094328.0
申请日：2018-06-13
Applicant: 丹尼克斯半导体有限公司 , 株洲中车时代电气股份有限公司
IPC: H01L27/06 , H01L23/34 , H01L29/739 , H01L29/861 , H01L29/78 , H01L27/02
Abstract: 我们在本文中描述了包括功率半导体器件部分(100)和温度感测器件部分(185)的高压半导体器件。温度感测器件部分包括：阳极区(140)；阴极区(150)；主体区(160)，在所述主体区(160)中形成阳极区和阴极区。温度感测器件部分还包括半导体隔离区(165)，在所述半导体隔离区(165)中形成主体区，所述半导体隔离区具有与主体区相反的导电类型，所述半导体隔离区形成在功率半导体器件部分和温度感测器件部分之间。
-
公开(公告)号：CN111081566A
公开(公告)日：2020-04-28
申请号：CN201811217696.8
申请日：2018-10-18
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L21/603
Abstract: 一种用于功率半导体芯片的压力辅助银烧结装置，包括纳米银膜转移工装和银烧结工装。纳米银膜转移工装用于将纳米银膜附着到垫片上，其上开设有用于释放该工装在纳米银膜转移工艺过程中因受热不均匀产生的内应力的第一释压结构。银烧结工装用于将附着有纳米银膜的垫片与芯片进行银烧结，其上开设有用于释放该工装在银烧结封装工艺过程中因受热不均匀产生的内应力的第二释压结构。由于纳米银膜转移工装和银烧结工装中均设置了释压结构，可以避免工装内金属元件在芯片银烧结封装的热处理过程中产生形变，从而提高芯片的烧结封装效率。
-
公开(公告)号：CN110828413A
公开(公告)日：2020-02-21
申请号：CN201810888827.9
申请日：2018-08-07
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L23/495
Abstract: 本发明提供的一种引线框架，该引线框架通过连接杆将各引出端子相对外部框架固定，各引出端子与外部框架形成一个整体，各引出端子的具体位置根据实际情况预先设计布置，陶瓷衬板和引线框架间采用工装定位，通过陶瓷衬板相对引线框架的一次性定位就能准确定位出所有引出端子与陶瓷衬板的连接位置，简化了定位和连接工艺流程并提高了定位的准确性，提高了生产效率和产品成品率，降低了制造周期及自动化生产的复杂性，为实现一体化自动定位连接提供可能性。本发明还提供一种制作转模功率模块的方法，通过先将引出端子定位固定再将引出端子折弯的方式降低了烧结工艺的复杂度，保证了引出端子尺寸的精度，使操作及加工更为方便。
-
公开(公告)号：CN111244151A
公开(公告)日：2020-06-05
申请号：CN201811444411.4
申请日：2018-11-29
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/06 , H01L29/739 , H01L29/78
Abstract: 本发明提供一种功率半导体器件超级结终端结构，包括位于衬底上的第一导电类型漂移区，在所述漂移区的表面设置有位于有源区外围的终端区，所述终端区包括在所述漂移区的表面设置的与有源区邻接的第二导电类型起始区和远离有源区的第一导电类型场截止环，在所述起始区与场截止环之间，沿着平行于所述场截止环的方向交替分布若干个第一导电类型掺杂区和第二导电类型掺杂区，其中，所述若干个第一导电类型掺杂区与第二导电类型掺杂区设置成能够在阻断状态时彼此完全耗尽，实现芯片终端体内电场三维均匀分布。通过本发明能够在提高芯片终端耐压的同时减少终端结构所占芯片面积的比例。
-
公开(公告)号：CN110400794A
公开(公告)日：2019-11-01
申请号：CN201810377574.9
申请日：2018-04-25
Applicant: 株洲中车时代电气股份有限公司
Abstract: 本发明公开了一种功率半导体模块封装结构，其特征在于，包括基板；壳体，所述壳体的底部与所述基板的顶部紧固连接；功率半导体模块子单元，其设置在所述壳体与所述基板形成的容纳空间内，用于形成拓扑控制电路结构，所述功率半导体模块子单元包括间隔设置在所述基板上的多个衬板，相对布置的两所述衬板之间通过功率端子组和模块级键合线连接，所述功率端子组的顶部外延伸出所述壳体的顶部。本发明能够成倍增加电流密度，成品率高且可靠性好。
-
Patent Agency Ranking
公开(公告)号：CN109755300A
公开(公告)日：2019-05-14
申请号：CN201811435318.7
申请日：2018-11-28
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L29/423 , H01L29/739
Abstract: 本发明公开了一种沟槽IGBT芯片，包括：N型衬底；多个条形沟槽栅极，其沿N型衬底表面延伸且平行分布；多个辅助栅极，其垂直于条形沟槽栅极的长度方向，以将多个条形沟槽栅极之间的区域隔离为多个有源区和多个陪区，有源区和陪区交替排列；其中，有源区设置有N+区、P+区、P阱区和N阱区：陪区未设置N+区、P+区、P阱区和N阱区；发射极金属层，其与N+区和P+区接触。本发明可以通过在沟槽IGBT芯片单胞内有源区和陪区之间引入辅助栅极，从而对有源区和陪区两者间进行有效隔离，避免二者之间工作中相互干扰，进而可以分别对有源区和陪区有针对性设计以实现芯片性能的总体优化。
-
公开(公告)号：CN111735549A
公开(公告)日：2020-10-02
申请号：CN201910228653.8
申请日：2019-03-25
Applicant: 株洲中车时代电气股份有限公司
IPC: G01K1/14 , H01L27/07 , H01L21/8249
Abstract: 本申请公开了一种集成于IGBT芯片的温度传感器、IGBT芯片及其制造方法，在IGBT芯片的多晶硅沟槽栅中通过掺杂的方式形成多晶硅二极管，利用测量多晶硅二极管的正向压降来监测芯片的温度变化，并且沟槽栅和IGBT芯片之间设置有栅氧化层，栅氧化层108将多晶硅层101和IGBT芯片的元胞区完全隔离，且温度传感器设置于芯片的陪区(dummy)，避免了温度传感器与IGBT元胞区在工作状态下的相互干扰，因此大大简化了二者之间的隔离设计。同时，通过将二极管内建在IGBT芯片的沟槽内部，避免了对芯片表面平整度的影响，可以实现芯片表面低线宽的光刻技术，有利于芯片元胞区致密化设计。
-
公开(公告)号：CN110828398A
公开(公告)日：2020-02-21
申请号：CN201810895822.9
申请日：2018-08-08
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L23/367 , H01L23/373 , H01L23/427
Abstract: 本申请提供了用于功率半导体模块封装的一体化均热基板及其制造方法，该一体化均热基板包括均热板本体、均热板上板、绝缘陶瓷层和上覆金属层，其中，均热版主体包括金属槽，且均热板本体、均热板上板、绝缘陶瓷层和上覆金属层为一体化构造。通过本申请的一体化均热基板及其制造方法，克服了使用传统焊料层连接所带来的模块热阻较大、可靠性降低、工艺复杂的问题，同时由于该均热板主体包括金属槽，使得其具有较轻的重量，达到了低热阻、均热性好以及重量轻的效果。
-
公开(公告)号：CN110715952A
公开(公告)日：2020-01-21
申请号：CN201810768745.0
申请日：2018-07-13
Applicant: 株洲中车时代电气股份有限公司
IPC: G01N25/20
Abstract: 本发明提供了一种压接式功率半导体器件结壳热阻的测量方法，包括以下步骤：步骤1.绘制器件电学参数结压降Vce与结温Tj的关系曲线；步骤2.绘制器件壳表面与散热基板直接压接接触的第一瞬态热阻抗曲线Zth-jc(direct)(t)；步骤3.绘制器件壳表面与散热基板间添加第二接触层时的第二瞬态热阻抗曲线Zth-jc(metal)(t)；步骤4.绘制瞬态热阻抗分离点曲线；步骤5.确定器件结壳热阻。本发明的测量方法能够更便捷地更准确地测量压接式功率半导体器件结壳热阻。
-
公开(公告)号：CN112750803A
公开(公告)日：2021-05-04
申请号：CN201911053070.2
申请日：2019-10-31
Applicant: 株洲中车时代电气股份有限公司
IPC: H01L23/498 , H01L29/739
Abstract: 本申请提供了一种母排端子，应用于大功率IGBT模块，所述母排端子包括发射极母排和集电极母排，所述发射极母排和所述集电极母排均包括一主体部和设置在所述主体部底部的引脚，所述引脚包括与所述主体部连接的管脚踝部，及与所述管脚踝部连接的末端部，所述管脚踝部和所述末端部位于不同平面。本申请的母排端子能够更好地与衬板进行连接。不但能释放超声焊接工艺中所产生的机械应力以及后续大电流工况下的热电耦合应力，还能消减洛伦兹力在端部的电磁扭矩。
-
-
-
-
-
-
-
-
-
Search Results
22
records
(took 0.039 seconds)
