公开(公告)号：CN1189920A

公开(公告)日：1998-08-05

申请号：CN97190416.2

申请日：1997-04-22

Applicant: 株式会社东芝

Inventor： 园田真久 ,  首藤晋 ,  田中米洼 ,  伊高利昭 ,  角田弘昭 ,  荒木仁

IPC: H01L23/532 ,  H01L23/29

CPC classification number: H01L23/291 ,  H01L23/5329 ,  H01L23/564 ,  H01L27/10844 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在采用包含具有Si－H结合体的气体作为材料气体制作CVD薄膜(层间绝缘薄膜或钝化薄膜)时,CVD薄膜(12、31、32、33、34、47、48、49、57、59)中的Si－H结合体的数量设定为0.6×1021cm－3或更少,从而抑制栅极氧化物薄膜或隧道氧化物薄膜中的电子陷阱的形成并防止晶体管阈值的变化。此外,通过将CVD薄膜的折射率设定为1.65或更大或将CVD薄膜中的氮浓度设定为3×1021cm－3或更高可以提高抗湿性。

公开(公告)号：CN1269214C

公开(公告)日：2006-08-09

申请号：CN200310118329.X

申请日：2003-11-21

Applicant: 株式会社东芝

Inventor： 井口直 ,  石田胜广 ,  角田弘昭 ,  饭塚裕久 ,  间博顕 ,  森诚一

IPC: H01L27/10 ,  H01L27/115 ,  H01L27/08 ,  H01L21/8234

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L27/11524

Abstract: 提供一种防止字线与半导体衬底之间电短路，具备电可靠性高的非易失性存储电路的半导体器件及其制造方法。在具备非易失性存储电路的半导体器件中，包括：有第1槽30和埋设其内部的隔离用充填材料31的元件隔离区3；在栅宽度方向相邻存储单元M的浮动电极5间，与表面部分比较深的部分的槽宽小的第2槽20；以及在第2槽20内部埋设一部分的字线7WL。

公开(公告)号：CN1245754C

公开(公告)日：2006-03-15

申请号：CN03133093.2

申请日：2003-07-25

Applicant: 株式会社东芝

Inventor： 井口直 ,  角田弘昭

IPC: H01L21/8246 ,  H01L21/8239

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 本发明的课题在于使层间绝缘膜的填埋不良不发生。在控制栅电极CG上形成的氧化硅膜206的侧壁部分上形成平缓形状的侧壁212。由于存在该侧壁212的缘故，在由控制栅电极CG和浮置栅电极FG构成的存储单元之间填埋层间绝缘膜150时，层间绝缘膜150容易进入，难以发生层间绝缘膜150的填埋不良。

公开(公告)号：CN1215534C

公开(公告)日：2005-08-17

申请号：CN02127569.6

申请日：2002-06-28

Applicant: 株式会社东芝

Inventor： 井口直 ,  角田弘昭 ,  松野光一

IPC: H01L21/283 ,  H01L21/76

CPC classification number: H01L21/28123 ,  H01L21/28247 ,  H01L21/76224 ,  H01L21/76232

Abstract: 一种半导体器件，包括：半导体衬底，具有衬底上表面，在其上形成一个器件；栅电极，具有相对于所说衬底上表面的相对表面，并通过栅绝缘膜与所说半导体衬底电绝缘；沟槽，穿过所说栅电极进入所说半导体衬底而形成，将所说衬底上表面的其它区与用于形成器件的器件区电隔离；第一边界端部，在所说半导体衬底的形成所说沟槽的一部分侧表面的衬底侧表面和所说衬底上表面之间限定该第一边界端部；第二边界端部，在所说栅电极的形成所说沟槽的另一部分侧表面的栅极侧表面和所说相对表面之间限定该第二边界端部；其中所说第一边界端部和所说第二边界端部具有曲率半径不小于30埃的球形形状。

公开(公告)号：CN1168145C

公开(公告)日：2004-09-22

申请号：CN01125493.9

申请日：2001-06-29

Applicant: 株式会社东芝

Inventor： 成田一仁 ,  园田真久 ,  坂上荣人 ,  角田弘昭 ,  小林英行

IPC: H01L27/115 ,  H01L29/78 ,  H01L21/82 ,  H01L21/76

CPC classification number: H01L27/11521 ,  H01L21/76224 ,  H01L21/823481 ,  H01L27/115

Abstract: 在STI技术中为防止栅电极互相短路，本发明的半导体器件具备有：主表面上设有沟13a的半导体衬底11；埋入上述沟13a且从上述沟13a突出上部的器件隔离绝缘膜14；具备设于上述半导体衬底11的一个主表面上的栅绝缘膜15和设于上述栅绝缘膜15上且构成栅电极16的至少一部分的栅电极材料膜16a的晶体管，其特征是上述栅电极材料膜16a直接与上述器件隔离绝缘膜14的突出部侧面接触，上述栅电极材料膜16a具有倒锥形的剖面形状。

公开(公告)号：CN1477701A

公开(公告)日：2004-02-25

申请号：CN03133093.2

申请日：2003-07-25

Applicant: 株式会社东芝

Inventor： 井口直 ,  角田弘昭

IPC: H01L21/8246 ,  H01L21/8239

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 本发明的课题在于使层间绝缘膜的填埋不良不发生。在控制栅电极CG上形成的氧化硅膜206的侧壁部分上形成平缓形状的侧壁212。由于存在该侧壁212的缘故，在由控制栅电极CG和浮置栅电极FG构成的存储单元之间填埋层间绝缘膜150时，层间绝缘膜150容易进入，难以发生层间绝缘膜150的填埋不良。

公开(公告)号：CN1395292A

公开(公告)日：2003-02-05

申请号：CN02127569.6

申请日：2002-06-28

Applicant: 株式会社东芝

Inventor： 井口直 ,  角田弘昭 ,  松野光一

IPC: H01L21/283 ,  H01L21/76

CPC classification number: H01L21/28123 ,  H01L21/28247 ,  H01L21/76224 ,  H01L21/76232

Abstract: 一种半导体器件，包括：半导体衬底，具有衬底上表面，在其上形成一个器件；栅电极，具有相对于所说衬底上表面的相对表面，并通过栅绝缘膜与所说半导体衬底电绝缘；沟槽，穿过所说栅电极进入所说半导体衬底而形成，将所说衬底上表面的其它区与用于形成器件的器件区电隔离；第一边界端部，在所说半导体衬底的形成所说沟槽的一部分侧表面的衬底侧表面和所说衬底上表面之间限定该第一边界端部；第二边界端部，在所说栅电极的形成所说沟槽的另一部分侧表面的栅极侧表面和所说相对表面之间限定该第二边界端部；其中所说第一边界端部和所说第二边界端部具有曲率半径不小于30埃的球形形状。

公开(公告)号：CN1333565A

公开(公告)日：2002-01-30

申请号：CN01125493.9

申请日：2001-06-29

Applicant: 株式会社东芝

Inventor： 成田一仁 ,  园田真久 ,  坂上荣人 ,  角田弘昭 ,  小林英行

IPC: H01L27/115 ,  H01L29/78 ,  H01L21/82 ,  H01L21/76

CPC classification number: H01L27/11521 ,  H01L21/76224 ,  H01L21/823481 ,  H01L27/115

Abstract: 在STI技术中为防止栅电极互相短路,本发明的半导体器件具备有:主表面上设有沟13a的半导体衬底11;埋入上述沟13a且从上述沟13a突出上部的器件隔离绝缘膜14;具备设于上述半导体衬底11的一个主表面上的栅绝缘膜15和设于上述栅绝缘膜15上且构成栅电极16的至少一部分的栅电极材料膜16a的晶体管,其特征是上述栅电极材料膜16a直接与上述器件隔离绝缘膜14的突出部侧面接触,上述栅电极材料膜16a具有倒锥形的剖面形状。

公开(公告)号：CN100514653C

公开(公告)日：2009-07-15

申请号：CN03106687.9

申请日：2003-02-28

Applicant: 株式会社东芝

Inventor： 角田弘昭 ,  小林英行 ,  姬野嘉朗 ,  柴克育 ,  福原成太

IPC: H01L27/10 ,  H01L21/768

CPC classification number: H01L27/11521 ,  H01L27/115

Abstract: 一种非易失性半导体存储装置及其制造方法，该非易失性半导体存储装置在具有形成于半导体衬底上的栅绝缘膜、形成于上述栅绝缘膜上的浮置栅、形成于上述浮置栅上的控制栅、邻接上述栅绝缘膜而形成在上述半导体衬底中的源极区域和漏极区域、以及连接上述漏极区域的接触层的存储元件的上层上具备添加有Al或Ti的硅氧化膜。该非易失性半导体存储装置可以进一步抑制氢气对存储元件的侵入，可以提高数据保持特性。

公开(公告)号：CN1652303A

公开(公告)日：2005-08-10

申请号：CN200410081855.8

申请日：2002-06-28

Applicant: 株式会社东芝

Inventor： 井口直 ,  角田弘昭 ,  松野光一

IPC: H01L21/283 ,  H01L21/76 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L21/28123 ,  H01L21/28247 ,  H01L21/76224 ,  H01L21/76232

Abstract: 一种制造半导体器件的制造方法，包括：在半导体衬底上形成栅绝缘膜；在所说栅绝缘膜上形成栅电极，从而与所说半导体衬底电绝缘；腐蚀所说栅电极、所说栅绝缘膜和所说半导体衬底从而形成沟槽，该沟槽将用于形成器件的器件区与所说衬底上表面上的其它区电隔离；在氢气H2和氧气O2气氛中氧化所说半导体衬底的衬底侧表面和所说栅电极的栅极侧表面，该衬底侧表面形成所说沟槽的一部分侧表面，该栅极侧表面形成所说沟槽的另一部分侧表面。