公开(公告)号：CN1591677A

公开(公告)日：2005-03-09

申请号：CN200410057980.5

申请日：2004-08-27

Applicant: 株式会社东芝

Inventor： 坂上荣人

IPC: G11C11/34

CPC classification number: H01L27/11526 ,  H01L27/115 ,  H01L27/11521 ,  H01L27/11546

Abstract: 本发明公开了一种包括存储器单元、字线、金属的局部和主源线和位线的NOR型半导体存储设备。在一列上的两个相邻的单元形成一组并且共有漏区。在一列上的两个相邻单元组共有源区。单元列通过沟型元件隔离区隔离。局部源线延伸并连接到在一行上的单元的源区。主源线在位线列之间断续地设置并连接到局部源线。嵌入层(37′)在局部源线(56)下方的元件隔离区中的高度或者嵌入层(37′)接触衬底(20)的部分的高度低于在局部源线下的源区(49)的上部表面。局部源线连接到阱区。

公开(公告)号：CN1187831C

公开(公告)日：2005-02-02

申请号：CN01133019.8

申请日：2001-09-14

Applicant: 株式会社东芝

Inventor： 坂上荣人

IPC: H01L27/10 ,  H01L27/115 ,  H01L21/8239 ,  G11C11/40

CPC classification number: H01L21/28202 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66833 ,  H01L29/792

Abstract: 提供一种非易失性半导体存储器件，包括：在上述半导体衬底的表面上形成的包含第一栅绝缘膜和第一栅极的第一晶体管、以及在上述半导体衬底的表面上形成的包含第二栅绝缘膜和第二栅极的第二晶体管，上述第一栅绝缘膜含有电荷蓄积层，上述第二栅绝缘膜不含电荷蓄积层，上述第一晶体管和上述第二晶体管通过沟实现元件分离，上述第一晶体管的电荷蓄积层仅存在于元件区。该器件可以提高电荷保持特性，使读出动作稳定，并提高周边晶体管的动作速度。

公开(公告)号：CN1490882A

公开(公告)日：2004-04-21

申请号：CN03156947.1

申请日：2003-09-15

Applicant: 株式会社东芝

Inventor： 园田真久 ,  井口直 ,  角田弘昭 ,  坂上荣人

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L21/823481 ,  H01L21/76224 ,  H01L21/823462

Abstract: 本发明提供在具有具备栅绝缘膜的场效应晶体管的半导体器件及其制造方法中，晶体管可进一步微细化的半导体器件及其制造方法。在含有多个元件区域和由使上述元件区域彼此间电隔离的STI(浅沟隔离)形成的元件隔离区域的半导体器件中，上述每一个元件区域都具备：沟道区域；在水平方向上夹持上述沟道区域形成的源、漏区；在上述沟道区域上形成，而且，与上述源、漏区夹持上述沟道区域的上述方向大体上垂直的水平方向上的、在和与上述沟道区域对向的面相反一侧的面上从上述元件隔离区域侧形成的、鸟喙的角度在1度以下的栅绝缘膜；在上述栅绝缘膜上形成的栅电极层。

公开(公告)号：CN1168145C

公开(公告)日：2004-09-22

申请号：CN01125493.9

申请日：2001-06-29

Applicant: 株式会社东芝

Inventor： 成田一仁 ,  园田真久 ,  坂上荣人 ,  角田弘昭 ,  小林英行

IPC: H01L27/115 ,  H01L29/78 ,  H01L21/82 ,  H01L21/76

CPC classification number: H01L27/11521 ,  H01L21/76224 ,  H01L21/823481 ,  H01L27/115

Abstract: 在STI技术中为防止栅电极互相短路，本发明的半导体器件具备有：主表面上设有沟13a的半导体衬底11；埋入上述沟13a且从上述沟13a突出上部的器件隔离绝缘膜14；具备设于上述半导体衬底11的一个主表面上的栅绝缘膜15和设于上述栅绝缘膜15上且构成栅电极16的至少一部分的栅电极材料膜16a的晶体管，其特征是上述栅电极材料膜16a直接与上述器件隔离绝缘膜14的突出部侧面接触，上述栅电极材料膜16a具有倒锥形的剖面形状。

公开(公告)号：CN1345092A

公开(公告)日：2002-04-17

申请号：CN01133019.8

申请日：2001-09-14

Applicant: 株式会社东芝

Inventor： 坂上荣人

IPC: H01L27/10 ,  H01L27/115 ,  H01L21/8239 ,  G11C11/40

CPC classification number: H01L21/28202 ,  H01L27/115 ,  H01L27/11568 ,  H01L29/513 ,  H01L29/518 ,  H01L29/66833 ,  H01L29/792

Abstract: 提供一种非易失性半导体存储器件,包括:在上述半导体衬底的表面上形成的包含第一栅绝缘膜和第一栅极的第一晶体管、以及在上述半导体衬底的表面上形成的包含第二栅绝缘膜和第二栅极的第二晶体管,上述第一栅绝缘膜含有电荷蓄积层,上述第二栅绝缘膜不含电荷蓄积层,上述第一晶体管和上述第二晶体管通过沟实现元件分离,上述第一晶体管的电荷蓄积层仅存在于元件区。该器件可以提高电荷保持特性,使读出动作稳定,并提高周边晶体管的动作速度。

公开(公告)号：CN1333565A

公开(公告)日：2002-01-30

申请号：CN01125493.9

申请日：2001-06-29

Applicant: 株式会社东芝

Inventor： 成田一仁 ,  园田真久 ,  坂上荣人 ,  角田弘昭 ,  小林英行

IPC: H01L27/115 ,  H01L29/78 ,  H01L21/82 ,  H01L21/76

CPC classification number: H01L27/11521 ,  H01L21/76224 ,  H01L21/823481 ,  H01L27/115

Abstract: 在STI技术中为防止栅电极互相短路,本发明的半导体器件具备有:主表面上设有沟13a的半导体衬底11;埋入上述沟13a且从上述沟13a突出上部的器件隔离绝缘膜14;具备设于上述半导体衬底11的一个主表面上的栅绝缘膜15和设于上述栅绝缘膜15上且构成栅电极16的至少一部分的栅电极材料膜16a的晶体管,其特征是上述栅电极材料膜16a直接与上述器件隔离绝缘膜14的突出部侧面接触,上述栅电极材料膜16a具有倒锥形的剖面形状。