公开(公告)号：CN1055568C

公开(公告)日：2000-08-16

申请号：CN94119911.8

申请日：1994-12-27

Applicant: 株式会社东芝

Inventor： 荒木仁

IPC: H01L27/112

CPC classification number: H01L27/11521 ,  G11C16/0483 ,  G11C16/08 ,  H01L27/115 ,  H01L27/11524

Abstract: 本发明旨在实现不必在高阻的第1多晶硅上开接触孔、接触孔数目少的选择晶体管以谋求高集成化。配置有和叠层式存储单元208具有同样浮置栅构造的选择晶体管209。由于在高阻的第1多晶硅上不开接触孔，故在选择晶体管的栅极布线中不必在单元阵列的中途形成接触孔。其结构是对浮置栅204预先注入电荷以使选择晶体管209的阈值变正，或向选择晶体管209的沟道区域掺杂、并用紫外线照射进行控制使中性阈值变为正值。

公开(公告)号：CN1182960A

公开(公告)日：1998-05-27

申请号：CN97110343.7

申请日：1994-12-27

Applicant: 株式会社东芝

Inventor： 荒木仁

IPC: H01L21/8239 ,  H01L27/105

CPC classification number: H01L27/11521 ,  G11C16/0483 ,  G11C16/08 ,  H01L27/115 ,  H01L27/11524

Abstract: 本发明旨在实现不必在高阻的第1多晶硅上开接触孔、接触孔数目少的选择晶体管以谋求高集成化。配置有和叠层式存储单元208具有同样浮置栅构造的选择晶体管209。由于在高阻的第1多晶硅上不开接触孔,故在选择晶体管的栅极布线中不必在单元阵列的中途形成接触孔。其结构是对浮置栅204预先注入电荷以使选择晶体管209的阈值变正,或向选择晶体管209的沟道区域掺杂、并用紫外线照射进行控制使中性阈值变为正值。

公开(公告)号：CN1156000C

公开(公告)日：2004-06-30

申请号：CN97110343.7

申请日：1994-12-27

Applicant: 株式会社东芝

Inventor： 荒木仁

IPC: H01L21/8239 ,  H01L27/105

CPC classification number: H01L27/11521 ,  G11C16/0483 ,  G11C16/08 ,  H01L27/115 ,  H01L27/11524

Abstract: 本发明旨在实现不必在高阻的第1多晶硅上开接触孔、接触孔数目少的选择晶体管以谋求高集成化。配置有和叠层式存储单元208具有同样浮置栅构造的选择晶体管209。由于在高阻的第1多晶硅上不开接触孔，故在选择晶体管的栅极布线中不必在单元阵列的中途形成接触孔。其结构是对浮置栅204预先注入电荷以使选择晶体管209的阈值变正，或向选择晶体管209的沟道区域掺杂、并用紫外线照射进行控制使中性阈值变为正值。

公开(公告)号：CN1111825A

公开(公告)日：1995-11-15

申请号：CN94119911.8

申请日：1994-12-27

Applicant: 株式会社东芝

Inventor： 荒木仁

IPC: H01L27/112

CPC classification number: H01L27/11521 ,  G11C16/0483 ,  G11C16/08 ,  H01L27/115 ,  H01L27/11524

Abstract: 本发明旨在实现不必在高阻的第1多晶硅上开接触孔、接触孔数目少的选择晶体管以谋求高集成化。配置有和叠层式存储单元208具有同样浮置栅构造的选择晶体管209。由于在高阻的第1多晶硅上不开接触孔，故在选择晶体管的栅极布线中不必在单元阵列的中途形成接触孔。其结构是对浮置栅204预先注入电荷以使选择晶体管209的阈值变正，或向选择晶体管209的沟道区域掺杂、并用紫外线照射进行控制使中性阈值变为正值。

公开(公告)号：CN1314116C

公开(公告)日：2007-05-02

申请号：CN97190416.2

申请日：1997-04-22

Applicant: 株式会社东芝

Inventor： 园田真久 ,  首藤晋 ,  田中米洼 ,  伊高利昭 ,  角田弘昭 ,  荒木仁

IPC: H01L23/532 ,  H01L23/29

CPC classification number: H01L23/291 ,  H01L23/5329 ,  H01L23/564 ,  H01L27/10844 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在采用包含具有Si-H结合体的气体作为材料气体制作CVD薄膜(层间绝缘薄膜或钝化薄膜)时，CVD薄膜(12、31、32、33、34、47、48、49、57、59)中的Si-H结合体的数量设定为0.6×1021cm-3或更少，从而抑制栅极氧化物薄膜或隧道氧化物薄膜中的电子陷阱的形成并防止晶体管阈值的变化。此外，通过将CVD薄膜的折射率设定为1.65或更大或将CVD薄膜中的氮浓度设定为3×1021cm-3或更高可以提高抗湿性。

公开(公告)号：CN1189920A

公开(公告)日：1998-08-05

申请号：CN97190416.2

申请日：1997-04-22

Applicant: 株式会社东芝

Inventor： 园田真久 ,  首藤晋 ,  田中米洼 ,  伊高利昭 ,  角田弘昭 ,  荒木仁

IPC: H01L23/532 ,  H01L23/29

CPC classification number: H01L23/291 ,  H01L23/5329 ,  H01L23/564 ,  H01L27/10844 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在采用包含具有Si－H结合体的气体作为材料气体制作CVD薄膜(层间绝缘薄膜或钝化薄膜)时,CVD薄膜(12、31、32、33、34、47、48、49、57、59)中的Si－H结合体的数量设定为0.6×1021cm－3或更少,从而抑制栅极氧化物薄膜或隧道氧化物薄膜中的电子陷阱的形成并防止晶体管阈值的变化。此外,通过将CVD薄膜的折射率设定为1.65或更大或将CVD薄膜中的氮浓度设定为3×1021cm－3或更高可以提高抗湿性。