半导体建模方法、装置、存储介质及计算机设备

    公开(公告)号:CN113051863B

    公开(公告)日:2023-02-24

    申请号:CN202110271530.X

    申请日:2021-03-12

    Abstract: 本发明涉及一种半导体建模方法、半导体建模装置、存储介质及计算机设备,包括:获取实际衬底图像;基于所述实际衬底图像,得到衬底表面轮廓上若干坐标位点的坐标信息;基于所述坐标信息,得到各所述坐标位点的反应速率;基于各所述坐标位点的反应速率,对衬底表面的生长轮廓进行演化,以得到所述衬底表面的沉积模型。上述半导体建模方法、装置、存储介质及计算机设备可以更加真实的模拟出衬底上进行薄膜沉积后的形貌及可能出现的孔洞、缝隙等薄膜缺陷,从而对薄膜生长工艺具备更好的指导意义。

    晶圆对准方法及晶圆双面测量系统

    公开(公告)号:CN112965349A

    公开(公告)日:2021-06-15

    申请号:CN202110130424.X

    申请日:2021-01-29

    Abstract: 本发明涉及一种晶圆对准方法及晶圆双面测量系统,该晶圆对准方法包括:提供晶圆,所述晶圆的正面具有正面对准标识;于所述晶圆的背面设置背面对准标识;建立所述正面对准标识与所述背面对准标识的坐标对应关系;量测所述背面对准标识的位置,基于量测的所述背面对准标识的位置及所述正面对准标识与所述背面对准标识的坐标对应关系得到所述正面对准标识的位置,并基于得到的所述正面对准标识的位置完成对准。该晶圆对准方法无需获取晶圆内部正面对准标识的坐标位置,而是直接测量背面对准标识,然后通过其与正面对准标识的坐标对应关系,得到正面对准标识的坐标,从而实现晶圆正面对准标识的精确定位。

    一种基于探测光栅衍射强度测量薄膜厚度的方法及装置

    公开(公告)号:CN112729133A

    公开(公告)日:2021-04-30

    申请号:CN202011509110.2

    申请日:2020-12-18

    Abstract: 本发明提供了一种基于探测光栅衍射强度测量薄膜厚度的方法及装置,包括:提供待测晶圆;控制预设波长的探测光源照射待测晶圆具有薄膜结构一侧,探测光源透过薄膜结构照射多个光栅区,探测光源在多个光栅区衍射后透过薄膜结构出射;采集每个光栅区的预设位置衍射时分别透过第i薄膜层的第i预设衍射光,第i预设衍射光为预设衍射级次的衍射光;根据第i预设衍射光确定每个光栅区的预设位置衍射时分别透过第i薄膜层的第i光栅衍射强度;参考每个光栅区的预设位置分别位于晶片的坐标和每个光栅区的预设位置分别对应的第i光栅衍射强度,拟合第i薄膜层的厚度曲线。本发明无需增加额外工艺,能够有效保证晶圆的制作成本低廉。

    一种芯片的通孔测试版图确定方法

    公开(公告)号:CN119903806A

    公开(公告)日:2025-04-29

    申请号:CN202411993491.4

    申请日:2024-12-31

    Abstract: 本发明公开了一种芯片的通孔测试版图确定方法,包括:根据第一金属层中第一金属线和第二金属层中第二金属线的设计规则和物理版图信息随机生成通孔矩阵;其中,第一金属线沿第一方向延伸,第二金属线沿第二方向延伸,第一方向和第二方向相互交叉;根据所述通孔矩阵、所述设计信息以及通孔信息设置第一金属线和第二金属线并更新通孔矩阵;根据第一线间距、第二线间距、通孔信息和更新的通孔矩阵设置通孔;通孔信息包括通孔沿第一方向的宽度、通孔沿第二方向的宽度以及通孔的最小包围距离。本发明实施例的方案可以根据设计规则,设计通孔测试版图,确定其尺寸,并且可以设定通孔的大致占比,使得通孔版图更符合芯片工艺测试的要求。

    潜在热点图形区域确定方法及光刻热点图形获取方法

    公开(公告)号:CN113009789B

    公开(公告)日:2024-10-01

    申请号:CN202110244338.1

    申请日:2021-03-05

    Abstract: 本发明公开了一种潜在热点图形区域确定方法及光刻热点图形获取方法,所述潜在热点图形区域确定方法包括:获取电路版图上的图形区域,对所述图形区域进行遍历并获取截断点;确定各相邻所述截断点的中心点为图形切割中心点;基于各所述图形切割中心获取潜在热点图形区域,其中,各所述潜在热点图形区域为以各所述图形切割中心点为中心,并以第一预设扩展距离形成的正方形区域,所述第一预设扩展距离为所述第一正方形区域的对角线长度的一半。可选出少量的潜在热点图形区域,并且可以提供足够的图形类别覆盖率,相较于普通模式和点聚类法两种方案,降低光刻友好设计的仿真面积和运算时间,提升LFD仿真加速效率,同时提高了光刻友好设计的精确度。

    用于套刻误差量测的采样优化方法、装置、电子设备和存储介质

    公开(公告)号:CN118131576A

    公开(公告)日:2024-06-04

    申请号:CN202410202207.0

    申请日:2024-02-23

    Abstract: 本发明公开了一种用于套刻误差量测的采样优化方法、装置、电子设备和存储介质,涉及半导体技术领域。方法包括:获取预设的采样参数;其中,所述采样参数用于表征量测套刻误差时需要采样的曝光场的数量;确定晶圆中不同曝光场之间的几何位置分布特征;基于所述几何位置分布特征和所述采样参数,利用集束搜索算法确定量测套刻误差时所要采样的目标曝光场。本发明方案基于晶圆中不同曝光场之间的几何位置分布特征确定最终的曝光场采样方案,相比于通过人工随机确定的方式,可以保证确定的待采样曝光场能够均匀的分布在晶圆上,使得选出的目标曝光场具有较好的晶圆代表性。

    一种用于半导体器件的薄膜形貌预测方法及装置

    公开(公告)号:CN113471093B

    公开(公告)日:2024-06-04

    申请号:CN202110639484.4

    申请日:2021-06-08

    Abstract: 本发明公开了一种用于半导体器件的薄膜形貌预测方法及装置。该薄膜形貌预测方法包括如下步骤:读取衬底图像,衬底图像上具有微纳结构图形。从衬底图像中提取出多个表面轮廓位点,多个表面轮廓位点均为处于微纳结构图形边缘的位置点。根据表面轮廓位点的位置和目标工艺参数确定各个表面轮廓位点的预期反应速率。利用预设工艺时间和预期反应速率计算各个表面轮廓位点薄膜厚度变化。根据各个表面轮廓位点薄膜厚度变化更新衬底图像中微纳结构图形边缘的界面,以预测出用于半导体器件的薄膜形貌。本发明提供了用于指导薄膜工艺设计开发和优化的薄膜形貌预测结果,基于本发明方案可达到实现工艺设计预期、降低研发成本及推进研发进度等技术目的。

    一种通孔桥接缺陷预测方法、装置和计算机可读介质

    公开(公告)号:CN117215158A

    公开(公告)日:2023-12-12

    申请号:CN202311170677.5

    申请日:2023-09-11

    Abstract: 本申请公开一种通孔桥接缺陷预测方法、装置和计算机可读介质,其中方法包括:基于集成电路通孔层分别位于两层版图上的通孔构建计算单元,每个计算单元对应一通孔对,每个通孔对由分别位于两层版图上的两个通孔形成;根据套刻误差波动范围,预测每个计算单元的通孔对桥接与非桥接的通孔位置分界线;根据通孔位置分界线,预测各计算单元的通孔对的安全区域;根据套刻误差的变动统计特征,确定安全区域内各计算单元的通孔不发生桥接缺陷的概率,以确定通孔桥接缺陷概率的预测结果。本申请通过将套刻误差的变动统计特征引入通孔桥接缺陷的预测,可实现快速、高效的进行双重曝光技术下通孔桥接缺陷概率的预测,并可应用在大规模的集成电路制造中。

    一种通孔桥连缺陷确定方法及装置

    公开(公告)号:CN116206994A

    公开(公告)日:2023-06-02

    申请号:CN202310166347.2

    申请日:2023-02-22

    Abstract: 本申请提供一种通孔桥连缺陷确定方法及装置,方法包括:获取固定位置的第一通孔和不同位置处的第二通孔之间的距离,形成最小距离矩阵,引入套刻误差的统计特性,确定最小距离矩阵中每一行第一个大于或等于阈值的目标距离,根据多个目标距离确定多个安全距离位置点,根据安全距离位置点拟合安全距离曲线,利用安全距离曲线进行积分,得到第一通孔和第二通孔之间存在桥连缺陷的失效区域和不存在桥连缺陷的成功区域,后续就可以利用该失效区域和成功区域直接确定两个通孔之间是否存在桥连缺陷,并且利用该失效区域和成功区域指导通孔的优化设计和刻蚀工艺参数等。

Patent Agency Ranking