公开(公告)号：CN1245764C

公开(公告)日：2006-03-15

申请号：CN03110616.1

申请日：2003-04-21

Applicant: 夏普株式会社

Inventor： 许胜籐 ,  张风燕 ,  李廷凯

IPC: H01L29/772 ,  H01L27/105 ,  H01L21/335 ,  H01L21/82 ,  G11C11/22

CPC classification number: G11C11/22 ,  H01L21/28291 ,  H01L21/31641 ,  H01L21/31645 ,  H01L21/31691 ,  H01L27/11502 ,  H01L29/78391

Abstract: 本发明提供一种非易失性铁电存储器件，这种存储器件消除了与漏电流相关的晶体管存储保持性能变劣的问题。本发明的铁电存储晶体管包括：具有源区、栅区和漏区的衬底；位于栅区的栅极叠层，该栅极叠层包括：包含第一高k杯和第二高k杯在内的高k绝缘体元件、封闭在所述高k绝缘体元件内的铁电元件，以及位于所述高k绝缘体元件上部的上电极；位于所述衬底和栅极叠层上方的钝化氧化物层；以及喷涂金属，用于为源区、漏区、和栅极叠层形成相应的触点。

公开(公告)号：CN1591832A

公开(公告)日：2005-03-09

申请号：CN200410069696.X

申请日：2004-07-19

Applicant: 夏普株式会社

Inventor： 许胜籐 ,  大野芳睦

IPC: H01L21/8239 ,  H01L27/10 ,  H01L29/788

CPC classification number: H01L21/28194 ,  H01L21/28273 ,  H01L21/76224 ,  H01L21/823481 ,  H01L27/115 ,  H01L27/11521 ,  H01L29/51 ,  H01L29/517 ,  H01L29/518 ,  H01L29/66825 ,  H01L29/7883 ,  Y10S438/975

Abstract: 本发明的目的是降低快擦写存储单元的编程电压。提供了形成快擦写存储单元的方法。该方法包括：在衬底上形成第1多晶硅层的工序；通过第1多晶硅层，直至衬底中形成沟槽的工序；向沟槽中填充氧化物层的工序；在氧化物上堆积第2多晶硅层的工序。得到的结构可进行平面化。高k电介质层可堆积在第1多晶硅层上。第3多晶硅层堆积在高k电介质层上，利用光刻胶形成图形，形成快擦写存储栅极结构。形成图形过程中，露出的第2多晶硅层被蚀刻。结束除去第2多晶硅层时，检测蚀刻停止。残留下第1多晶硅层的薄层，然后利用选择性蚀刻法小心除去。可对高k电介质层形成图形，使非存储晶体管的形成成为可能。

公开(公告)号：CN1581372A

公开(公告)日：2005-02-16

申请号：CN200410049027.6

申请日：2004-06-11

Applicant: 夏普株式会社

Inventor： 庄维佛 ,  李廷凯 ,  D·R·埃文斯 ,  许胜籐 ,  潘威

IPC: H01C17/00 ,  H01C17/14 ,  H01C17/065 ,  H01C7/00 ,  H01L21/00

CPC classification number: G11C13/0007 ,  G11C2213/31 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1608

Abstract: 一种当与高度结晶的晶种层结合时，在PCMO薄膜上获得可逆电阻转换的方法，其包括：通过MOCVD以高度结晶的形式沉积厚度为约50A～300A的PCMO薄膜的晶种层；通过旋涂法将厚度为约500A～3000A的第二PCMO薄膜层沉积在该晶种层上以形成复合PCMO层；通过施加脉冲宽度为约75ns～1μs的、约－4V～－5V的负电脉冲提高半导体设备中复合PCMO膜的电阻；通过施加脉冲宽度大于2.0μs的、约+2.5V～+4V的正电脉冲降低半导体设备中复合PCMO层的电阻。

公开(公告)号：CN1532303A

公开(公告)日：2004-09-29

申请号：CN200410030292.X

申请日：2004-02-27

Applicant: 夏普株式会社

Inventor： 李廷凯 ,  庄维佛 ,  L·J·查内斯基 ,  D·R·埃文斯 ,  许胜籐

IPC: C23C16/40 ,  H01C17/14

CPC classification number: G11C13/0007 ,  C23C16/40 ,  C23C16/42 ,  G11C2213/31 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1616

Abstract: 提供一种单一溶液MOCVD先驱物，以便淀积PCMO。提供采用决定先驱物溶液内各金属分成的淀积速度，根据在衬底温度和蒸发器温度的温度范围内各自的淀积速度和淀积的PCMO的组成决定金属的摩尔比，控制PCMO的组成的MOCVD工艺。PCMO的组成通过调节衬底温度，蒸发器温度或其两者而进一步控制。

公开(公告)号：CN100340010C

公开(公告)日：2007-09-26

申请号：CN200410103275.4

申请日：2004-11-18

Applicant: 夏普株式会社

Inventor： 许胜籐 ,  张风燕

IPC: H01L43/12 ,  H01L43/08 ,  G11C11/15 ,  H01L21/82 ,  H01L27/10

CPC classification number: H01L27/105 ,  G11C13/0007 ,  G11C2213/31 ,  G11C2213/52 ,  H01L27/1052 ,  H01L27/112 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1675

Abstract: 本发明提供一种非对称区域存储单元，和一种用于形成非对称区域存储单元的制造方法。所述方法包括：形成具有一区域的底部电极；形成覆盖所述底部电极的CMR存储薄膜，其具有非对称区域；并且，形成覆盖所述CMR薄膜具有一区域的顶部电极，所述区域小于所述底部电极区域。在一种情况下，所述CMR薄膜具有第一区域和第二区域，其中所述第一区域与所述顶部电极相邻，所述第二区域大于所述第一区域且与所述底部电极相邻。典型地，所述CMR薄膜第一区域近似等于所述顶部电极区域，尽管所述CMR薄膜第二区域可能小于所述底部电极区域。

公开(公告)号：CN1744299A

公开(公告)日：2006-03-08

申请号：CN200410103275.4

申请日：2004-11-18

Applicant: 夏普株式会社

Inventor： 许胜籐 ,  张风燕

IPC: H01L21/82 ,  H01L27/10 ,  H01L43/12 ,  H01L43/08 ,  G11C11/15

CPC classification number: H01L27/105 ,  G11C13/0007 ,  G11C2213/31 ,  G11C2213/52 ,  H01L27/1052 ,  H01L27/112 ,  H01L27/2436 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1675

Abstract: 提供一种非对称区域存储单元，和一种用于形成非对称区域存储单元的制造方法。所述方法包括：形成具有一区域的底部电极；形成覆盖所述底部电极的CMR存储薄膜，其具有非对称区域；并且，形成覆盖所述CMR薄膜具有一区域的顶部电极，所述区域小于所述底部电极区域。在一种情况下，所述CMR薄膜具有第一区域和第二区域，其中所述第一区域与所述顶部电极相邻，所述第二区域大于所述第一区域且与所述底部电极相邻。典型地，所述CMR薄膜第一区域近似等于所述顶部电极区域，尽管所述CMR薄膜第二区域可能小于所述底部电极区域。

公开(公告)号：CN1665030A

公开(公告)日：2005-09-07

申请号：CN200410010431.2

申请日：2004-11-24

Applicant: 夏普株式会社

Inventor： 许胜籐

IPC: H01L27/115 ,  G11C16/02

CPC classification number: G11C13/0007 ,  G11C2213/31 ,  G11C2213/77 ,  H01L27/101 ,  H01L27/24

Abstract: 在硅基底上与外围电路一起形成在3D RRAM中使用的存储器阵列层；沉积和形成氧化硅、底部电极材料、氧化硅、电阻器材料、氧化硅、氮化硅、氧化硅、顶部电极以及覆盖氧化物的层。多个存储器阵列层彼此层叠形成。本发明的RRAM可以在单步或两步编程过程中编程。

公开(公告)号：CN1641881A

公开(公告)日：2005-07-20

申请号：CN200410010430.8

申请日：2004-11-19

Applicant: 夏普株式会社

Inventor： 许胜籐 ,  潘威 ,  张风燕 ,  庄维佛 ,  李延凯

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: G11C13/0007 ,  G11C2213/31 ,  G11C2213/77 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/1253 ,  H01L45/147 ,  H01L45/1675

Abstract: 在其中具有工作结而其上具有金属栓的硅衬底上形成的RRAM存储单元，包括第一抗氧化层、第一难熔金属层、CMR层、第二难熔金属层以及第二抗氧化层。制造多层电极RRAM存储单元的方法包括准备硅衬底；在衬底上形成从N+结和P+结组成的结组中选出的结；在该结上沉积金属栓；在金属栓上沉积第一抗氧化层；在该第一抗氧化层上沉积第一难熔金属层；在该第一难熔金属层上沉积CMR层；在该CMR层上沉积第二难熔金属层；在该第二难熔金属层上沉积第二抗氧化层；以及完成该RRAM存储单元。

公开(公告)号：CN1461043A

公开(公告)日：2003-12-10

申请号：CN03137818.8

申请日：2003-05-21

Applicant: 夏普株式会社

Inventor： 庄维佛 ,  许胜籐 ,  潘威 ,  田尻雅之

IPC: H01L21/20 ,  H01L43/12 ,  C30B33/00 ,  C30B29/22

CPC classification number: C23C18/1216 ,  C23C18/1225 ,  C23C18/1283 ,  G11C13/0007 ,  G11C2213/31 ,  H01L45/04 ,  H01L45/1233 ,  H01L45/147 ,  H01L45/1608

Abstract: 一种钙钛矿薄膜的形成方法，其包括：制备钙钛矿前体溶液；制备用于沉积钙钛矿薄膜的硅基材，其包括在所述基材上形成底部电极；在旋转涂布仪器上固定所述基材并且以预定的旋转速度旋转所述基材；将钙钛矿前体溶液注入所述旋转涂布仪器中，从而用该钙钛矿前体溶液涂布所述基材以形成涂覆基材；在从约90℃到300℃递增的温度下烘烤所述的涂覆基材；和在约500℃－800℃的温度将所述的涂覆基材退火约5－15分钟。