-
公开(公告)号：CN102318046B
公开(公告)日：2013-11-27
申请号：CN201080007382.0
申请日：2010-01-22
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L21/033
Abstract: 通过提供衬底并且在衬底顶上形成含半导体层来形成半导体器件。然后在含半导体层顶上形成具有多个开口的掩膜，其中掩膜的多个开口中的相邻开口以最小特征尺寸隔开。此后，进行倾斜离子注入以向含半导体层的第一部分引入掺杂剂，其中实质上不含掺杂剂的其余部分存在于掩膜之下。相对于含半导体层的实质上不含掺杂剂的其余部分选择性地去除含半导体层的包含掺杂剂的第一部分以提供亚光刻尺寸的图案，并且向衬底中转移图案以提供亚光刻尺寸的鳍结构。
-
公开(公告)号：CN101268551A
公开(公告)日：2008-09-17
申请号：CN200680034887.X
申请日：2006-07-25
Applicant: 国际商业机器公司
IPC: H01L27/11 , H01L21/8244
CPC classification number: H01L27/1104 , H01L27/11 , Y10S257/903 , Y10S438/973
Abstract: 本发明涉及一种半导体器件结构，其包括形成在衬底中的至少一个SRAM单元。这种SRAM单元包括两个上拉晶体管、两个下拉晶体管和两个传输栅晶体管。下拉晶体管和传输栅晶体管具有基本上相似的沟道宽度且具有基本上相似的源－漏掺杂浓度，并且SRAM单元具有至少1.5的β比率。衬底优选包括具有两个隔离的区域组的混合衬底，并且在这两组区域中的载流子迁移率相差至少约1.5的系数。更优选地，SRAM单元的下拉晶体管形成在一组区域中，而传输栅晶体管形成在另一组区域中，从而下拉晶体管中的电流大于传输栅晶体管中的电流。
-
公开(公告)号：CN117898042A
公开(公告)日：2024-04-16
申请号：CN202280058006.7
申请日：2022-08-24
Applicant: 国际商业机器公司
Abstract: 一种存储器器件，所述存储器器件包括定位在电极(55)上的磁阻随机存取存储器(MRAM)堆叠(50)、与所述电极接触的金属线(60)、以及邻接所述MRAM堆叠的侧壁间隔体(47)。该存储器器件还包括台阶形穿通导体(43)，该台阶形穿通导体具有位于定位在侧壁间隔体与金属线之间的底切区域中的台阶形穿通导体的第一高度部分、以及具有比第一高度部分更大的高度尺寸并邻接侧壁间隔体的外侧壁的第二高度部分。
-
Patent Agency Ranking
公开(公告)号：CN108431953A
公开(公告)日：2018-08-21
申请号：CN201680070960.2
申请日：2016-12-15
Applicant: 国际商业机器公司
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L29/66666 , H01L21/823807 , H01L21/823814 , H01L21/823842 , H01L21/823871 , H01L21/823878 , H01L21/823885 , H01L27/092 , H01L27/11273 , H01L29/045 , H01L29/0653 , H01L29/0676 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/167 , H01L29/42392 , H01L29/4966 , H01L29/66439 , H01L29/7802 , H01L29/7827 , H01L29/7848 , H01L29/78618 , H01L29/78642 , H01L29/78696
Abstract: 一种制造垂直场效应晶体管的方法，包括在衬底(100)中形成第一凹槽(170)；从第一凹槽(170)的第一底部表面(190)外延生长第一漏极(400)；从形成在衬底(100)中的第二凹槽(175)的第二底部表面(195)外延生长第二漏极(600)；在第一漏极(400)和第二漏极(600)上外延生长沟道材料(700)；在沟道材料(700)中形成沟槽(740)以在第一漏极(400)上形成一个或多个鳍状物沟道(750)以及在第二漏极(600)上形成一个或多个鳍状物沟道(750)，其中在第一漏极(400)上方的沟槽(740)延伸到第一漏极(400)的表面，并且在第二漏极(600)上方的沟槽(740)延伸至第二漏极(600)的表面；在一个或多个鳍状物沟道(750)中的每一个上形成栅极结构(1030)；以及在与第一漏极(400)和第二漏极(500)相关联的每个鳍状物沟道(750)上生长源极(1520，1540)。
-
公开(公告)号：CN107210225A
公开(公告)日：2017-09-26
申请号：CN201680005565.6
申请日：2016-01-04
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种用于制造半导体器件的方法包括：提供绝缘体上应变硅(SSOI)结构，该SSOI结构包括设置在衬底(10)上的电介质层(20)、设置在电介质层(20)上的硅锗层(30)、以及直接设置在硅锗层(30)上的应变半导体材料层(40)；在SSOI结构上形成多个鳍(43、45)；在nFET区域中的至少一个鳍的部分之上形成栅极结构(50)；在pFET区域中的至少一个鳍的部分之上形成栅极结构(60)；去除pFET区域中的至少一个鳍的部分之上的栅极结构(60)；去除通过上述去除而被暴露的硅锗层(30)；以及在pFET区域中的至少一个鳍的部分之上形成新的栅极结构(90)，以使得新的栅极结构(90)在全部四侧包围该部分。
-
公开(公告)号：CN102598214B
公开(公告)日：2015-08-12
申请号：CN201080050411.1
申请日：2010-10-19
Applicant: 国际商业机器公司
IPC: H01L21/033 , H01L21/308 , H01L21/336
CPC classification number: H01L21/308 , H01L21/033 , H01L21/0337 , H01L21/0338 , H01L21/3086 , H01L21/3088 , H01L21/823431 , H01L29/66795 , H01L29/66818
Abstract: 一种用于制造集成电路的特征的方法，其包括图案化心轴层以包括在集成电路器件的表面上的具有至少一个宽度的结构。使所述结构的暴露侧壁反应，以在所述侧壁中一体形成新化合物，以便所述新化合物以受控制的量延伸到所述暴露侧壁中而形成柱体。使用所述柱体作为蚀刻掩模蚀刻在所述柱体之下的一个或多个层，以形成用于集成电路器件的特征。
-
公开(公告)号：CN102640273B
公开(公告)日：2015-02-11
申请号：CN201080054317.3
申请日：2010-10-28
Applicant: 国际商业机器公司
IPC: H01L21/336
CPC classification number: H01L29/66803 , H01L21/26586
Abstract: 一种用于制造集成电路的特征的方法包括：在半导体器件的表面上构图第一半导体结构，以及在所述第一半导体结构的相对侧上外延生长半导体材料以形成鳍片。将第一倾斜离子注入施加于所述第一半导体结构的一侧以掺杂所述一侧上的各鳍片。选择性地去除所述第一半导体结构以暴露所述鳍片。使用所述鳍片形成鳍片场效晶体管。
-
公开(公告)号：CN102598214A
公开(公告)日：2012-07-18
申请号：CN201080050411.1
申请日：2010-10-19
Applicant: 国际商业机器公司
IPC: H01L21/033 , H01L21/308 , H01L21/336
CPC classification number: H01L21/308 , H01L21/033 , H01L21/0337 , H01L21/0338 , H01L21/3086 , H01L21/3088 , H01L21/823431 , H01L29/66795 , H01L29/66818
Abstract: 一种用于制造集成电路的特征的方法，其包括图案化心轴层以包括在集成电路器件的表面上的具有至少一个宽度的结构。使所述结构的暴露侧壁反应，以在所述侧壁中一体形成新化合物，以便所述新化合物以受控制的量延伸到所述暴露侧壁中而形成柱体。使用所述柱体作为蚀刻掩模蚀刻在所述柱体之下的一个或多个层，以形成用于集成电路器件的特征。
-
-
-
-
-
-
-
Search Results
18
records
(took 0.022 seconds)
