公开(公告)号：CN100388415C

公开(公告)日：2008-05-14

申请号：CN200510069117.6

申请日：2005-05-10

Applicant: 国际商业机器公司

Inventor： D·奇丹巴尔拉奥 ,  O·H·多库马奇 ,  O·格卢斯陈克夫 ,  朱慧珑

IPC: H01L21/00 ,  H01L21/8238 ,  H01L21/336 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L29/78 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/1054

Abstract: 本发明提供了一种应变Si结构，其中该结构的nFET区域发生拉伸应变，该结构的pFET区域发生压缩应变。具体地说，应变Si结构包括：衬底；在衬底上的第一叠层，该第一叠层包括衬底的第一含Si部分、在衬底的第一含Si部分上的压缩层、以及在压缩层上的第一半导体层；以及在衬底上的第二叠层，该第二叠层包括衬底的第二含Si部分、在衬底的第二含Si部分上的拉伸层、以及在拉伸层上的第二半导体层。

公开(公告)号：CN100578810C

公开(公告)日：2010-01-06

申请号：CN200510115133.4

申请日：2005-11-10

Applicant: 国际商业机器公司

Inventor： 朱慧珑 ,  L·克莱文格 ,  O·H·多库马奇 ,  O·格卢斯陈克夫 ,  K·A·库马尔 ,  C·J·拉登斯

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/0843 ,  H01L21/26506 ,  H01L21/26586 ,  H01L29/6653 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7834

Abstract: 一种新颖晶体管结构和用于制造该结构的方法。所述新颖晶体管结构包括第一和第二源极/漏极(S/D)区域，这些区域的上表面低于所述晶体管结构的沟道区域的上表面。用于制造所述晶体管结构的方法开始于平面半导体层和所述半导体层上的栅极叠层。接着，除去所述栅极叠层的相反侧上的所述半导体层的顶部区域。接着，掺杂所述除去的区域之下的区域，以形成所述晶体管结构的降低的S/D区域。

公开(公告)号：CN101573795A

公开(公告)日：2009-11-04

申请号：CN200780049185.3

申请日：2007-12-20

Applicant: 国际商业机器公司

Inventor： 刘耀诚 ,  D·奇丹巴尔拉奥 ,  K·里姆 ,  O·格卢斯陈克夫 ,  R·T·莫 ,  J·R·霍尔特

IPC: H01L27/10 ,  H01L21/82

CPC classification number: H01L21/823864 ,  H01L21/76886 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/84 ,  H01L27/1203 ,  H01L27/3279 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/7848

Abstract: 虽然嵌入的硅锗合金和硅碳合金提供许多有用的应用，尤其是通过应力工程增强MOSFET的迁移率，但是在这些表面上形成合金硅化物会使器件性能劣化。本发明提供的结构与方法在半导体衬底上的此类硅合金表面上提供未合金硅化物。这使得能够为相同半导体衬底上的具有嵌入的SiGe的迁移率增加的PFET和具有嵌入的Si:C的迁移率增强的NFET形成低电阻接触。此外，本发明提供用于高于栅极电介质层的厚外延硅合金，尤其是厚外延Si:C合金的方法以增加晶体管器件的沟道上的应力。

公开(公告)号：CN1705077A

公开(公告)日：2005-12-07

申请号：CN200510069117.6

申请日：2005-05-10

Applicant: 国际商业机器公司

Inventor： D·奇丹巴尔拉奥 ,  O·H·多库马奇 ,  O·格卢斯陈克夫 ,  朱慧珑

IPC: H01L21/00 ,  H01L21/8238 ,  H01L21/336 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L29/78 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/1054

Abstract: 本发明提供了一种应变Si结构，其中该结构的nFET区域发生拉伸应变，该结构的pFET区域发生压缩应变。具体地说，应变Si结构包括：衬底；在衬底上的第一叠层，该第一叠层包括衬底的第一含Si部分、在衬底的第一含Si部分上的压缩层、以及在压缩层上的第一半导体层；以及在衬底上的第二叠层，该第二叠层包括衬底的第二含Si部分、在衬底的第二含Si部分上的拉伸层、以及在拉伸层上的第二半导体层。

公开(公告)号：CN101506944A

公开(公告)日：2009-08-12

申请号：CN200780010735.0

申请日：2007-03-28

Applicant: 国际商业机器公司

Inventor： 刘孝诚 ,  O·格卢斯陈克夫 ,  K·里姆 ,  A·马登 ,  J·霍尔特

IPC: H01L21/20 ,  H01L21/36

CPC classification number: H01L21/02667 ,  H01L21/02524 ,  H01L21/2022 ,  H01L21/2026 ,  H01L21/268 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823864 ,  H01L29/6656 ,  H01L29/78 ,  H01L29/7848

Abstract: 通过超快退火非晶的包含碳的硅材料可以获得硅碳的外延替位固溶体(101)。在这样的温度下进行退火，所述温度高于重结晶点但低于材料的熔点，并优选地在所述温度范围内持续小于100毫秒。优选地，所述退火为闪光退火或激光退火。所述方法能够制造外延的包含硅和碳的材料(101)，其中基本上所述碳原子的一部分在替位的晶格位置处。在需要存在外延的Si1－yCy，y＜0.1用于应力设计或带隙设计的情况下，所述方法在CMOS工艺和其它电子器件制造中尤为有用。

公开(公告)号：CN1309052C

公开(公告)日：2007-04-04

申请号：CN200510051125.8

申请日：2005-02-28

Applicant: 国际商业机器公司

Inventor： R·迪瓦卡鲁尼 ,  O·格卢斯陈克夫 ,  O-J·夸沃 ,  R·马利克

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/10894 ,  H01L27/10861 ,  H01L27/10891 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种集成电路，包括至少一个半导体存储器阵列和逻辑电路。存储器阵列包括导电字线。逻辑电路包括具有导电栅极的逻辑晶体管。逻辑晶体管的栅极和字线由多晶硅层和金属层构成。在字线中金属层比多晶硅层厚；以及在逻辑晶体管的栅极中金属层比多晶硅层薄。

公开(公告)号：CN1812101A

公开(公告)日：2006-08-02

申请号：CN200510117557.4

申请日：2005-11-04

Applicant: 国际商业机器公司

Inventor： O·格卢斯陈克夫 ,  M·P·别良斯基 ,  J·A·曼德尔曼 ,  B·B·多里斯

IPC: H01L27/092 ,  H01L29/78 ,  H01L21/8238 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L21/76834 ,  H01L21/28052 ,  H01L21/76897 ,  H01L29/6653 ,  H01L29/6659 ,  H01L29/7833

Abstract: 一种CMOS结构，其中栅极到漏极/源极电容被减小，同时也提供了制造这种结构的不同方法。根据本发明，发现，通过形成其中低k介质材料与栅极导体自对准的CMOS结构可以明显减小栅极到漏极/源极的电容。通过本发明的结构可以看到范围为从30％到大于40％的栅极导体和接触过孔之间的电容的减小。而且，总外部边缘电容(栅极到外部扩散区+栅极到接触过孔)减小了10－18％。本发明的CMOS结构包括至少一个栅极区，所述栅极区包括位于半导体衬底表面上的栅极导体；以及与栅极导体自对准的低k介质材料。

公开(公告)号：CN1667817A

公开(公告)日：2005-09-14

申请号：CN200510051125.8

申请日：2005-02-28

Applicant: 国际商业机器公司

Inventor： R·迪瓦卡鲁尼 ,  O·格卢斯陈克夫 ,  O-J·夸沃 ,  R·马利克

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/10894 ,  H01L27/10861 ,  H01L27/10891 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种集成电路，包括至少一个半导体存储器阵列和逻辑电路。存储器阵列包括导电字线。逻辑电路包括具有导电栅极的逻辑晶体管。逻辑晶体管的栅极和字线由多晶硅层和金属层构成。在字线中金属层比多晶硅层厚；以及在逻辑晶体管的栅极中金属层比多晶硅层薄。

公开(公告)号：CN1612326B

公开(公告)日：2010-05-26

申请号：CN200410069252.6

申请日：2004-07-15

Applicant: 国际商业机器公司

Inventor： M·P·别良斯基 ,  D·恰丹巴拉奥 ,  O·H·多库马奇 ,  B·B·多里斯 ,  O·格卢斯陈克夫

IPC: H01L21/8238 ,  H01L21/336 ,  H01L27/092 ,  H01L29/78

CPC classification number: H01L29/7845 ,  H01L21/823807 ,  H01L21/823835 ,  H01L21/823842 ,  H01L29/4908 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了一种调节半导体器件中载流子迁移率的方法和装置。在制造互补型金属-氧化物-半导体(CMOS)场效应晶体管(包括nFET和pFET)时，通过使栅极材料和金属反应在晶体管栅极内产生应力合金(最好是CoSi2、NiSi、或PdSi)，提高或调节了载流子的迁移率。在nFET和pFET同时存在的情况中，各个合金的固有应力在各个晶体管的沟道上导致相反的应变。通过在nFET和pFET合金或硅化物中保持相反的应变，在单个芯片或衬底上的两类晶体管的载流子迁移率都可得到提高，从而提高CMOS器件和集成电路的性能。

公开(公告)号：CN1256758C

公开(公告)日：2006-05-17

申请号：CN02813695.0

申请日：2002-07-11

Applicant: 国际商业机器公司

Inventor： A·C·阿杰梅拉 ,  O·H·多库马茨 ,  B·B·多里斯 ,  O·格卢斯陈克夫

IPC: H01L21/321 ,  H01L21/28 ,  H01L29/49

CPC classification number: H01L21/28035 ,  H01L21/32105 ,  H01L29/4916

Abstract: 本发明提供了一种基于Si的MIS晶体管的制造方法，通过降低侧壁氧化工艺的热预算，防止了栅极导体的多晶晶粒显著变大。晶体管结构包括由栅极介质层(12)覆盖的硅衬底(10)，在栅极介质层(12)上形成有多晶硅栅极(14)，对该晶体管结构进行氧化工艺过程以形成侧壁(16)。通过利用原子氧作为氧化环境，与现有技术的侧壁氧化工艺得到的通常的热预算相比，本发明的侧壁氧化工艺的热预算降低了一个或两个数量级。本发明也提供了具有晶粒尺寸为约0.1，优选0.05μm或更小的栅极导体的基于Si的MIS晶体管。