-
公开(公告)号：CN105702583A
公开(公告)日：2016-06-22
申请号：CN201510845166.8
申请日：2015-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/324 , H01L21/28 , H01L29/423
CPC classification number: H01L21/82345 , H01L21/324 , H01L21/823412 , H01L21/823431 , H01L21/823462 , H01L21/823807 , H01L21/823821 , H01L29/66795 , H01L21/28008 , H01L29/42364
Abstract: 用于制造半导体装置的方法包括以下步骤：在第一鳍特征结构的上方形成第一栅极堆叠及在第二鳍特征结构的上方形成第二栅极堆叠；移除第一栅极堆叠以形成曝露第一鳍特征结构的第一栅极沟道，移除第二栅极堆叠以形成曝露第二鳍特征结构的第二栅极沟道；对第一鳍特征结构的一部分执行高压退火工艺；及在第一鳍特征结构的彼部分的上方的第一栅极沟道内部形成第一高介电金属栅极及在第二鳍特征结构的上方的第二栅极沟道内部形成第二高介电金属栅极。因此形成具有第一、第二阈值电压的第一、第二高介电金属栅极，第二阈值电压不同于第一阈值电压。于是，本方法在无植入工艺的不利影响、不受形成工作函数金属层的工艺约束的情况下达成阈值电压调整。
-
公开(公告)号：CN119521739A
公开(公告)日：2025-02-25
申请号：CN202411560970.7
申请日：2024-11-04
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开实施例描述了具有沟道延伸结构的半导体器件。半导体器件包括位于衬底上的沟道结构。沟道结构包括中心部分和端部部分。半导体器件还包括包裹沟道结构的中心部分的栅极结构、位于衬底上并且与沟道结构的端部部分相邻的源极/漏极(S/D)结构以及位于沟道结构和S/D结构之间的延伸结构。延伸结构具有第一侧壁和第二侧壁，第一侧壁具有第一高度并且与沟道结构的端部部分相邻，第二侧壁具有大于第一高度的第二高度并且与S/D结构相邻。本申请的实施例还涉及半导体结构、半导体器件及其形成方法。
-
公开(公告)号：CN113345889B
公开(公告)日：2024-12-27
申请号：CN202011276968.9
申请日：2020-11-16
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 公开了在FET器件的有源区域上具有钝化层的半导体器件的结构以及制造该半导体器件的方法。半导体器件包括衬底、设置在衬底上的第一和第二源极/漏极(S/D)区域、设置在第一和第二S/D区域之间的纳米结构的沟道区域、钝化层和包裹纳米结构的沟道区域的纳米片(NS)结构。每个S/D区域具有以交替配置布置的第一和第二半导体层的堆叠件以及设置在第一和第二半导体层的堆叠件上的外延区域。钝化层的第一部分设置在外延区域与第一和第二半导体层的堆叠件之间，并且钝化层的第二部分设置在纳米结构的沟道区域的侧壁上。本发明的实施例还涉及半导体器件及其制造方法。
-
公开(公告)号：CN109427747B
公开(公告)日：2020-12-29
申请号：CN201711293943.8
申请日：2017-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/544 , H01L21/66
Abstract: 一种用于测量接触电阻的半导体测试装置包括：第一鳍结构，第一鳍结构的上部从隔离绝缘层凸出；外延层，分别形成在第一鳍结构的上部上；第一导电层，分别形成在外延层上；第一接触层，在第一点处设置在第一导电层上；第二接触层，在与第一点分开的第二点处设置在第一导电层上；第一焊盘，经由第一布线耦合到第一接触层；以及第二焊盘，经由第二布线耦合到第二接触层。半导体测试装置配置为通过在第一焊盘与第二焊盘之间施加电流来测量第一接触层与第一鳍结构之间的接触电阻。本发明还提供了半导体测试装置制造及使用半导体测试装置测量接触电阻的方法。
-
公开(公告)号：CN111128888A
公开(公告)日：2020-05-08
申请号：CN201911052164.8
申请日：2019-10-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种制造半导体器件的方法，在半导体衬底上方形成多个鳍结构。鳍结构沿着第一方向延伸并且在与第一方向交叉的第二方向上布置。在鳍结构上方形成在第二方向上延伸的多个牺牲栅极结构。在相邻的牺牲栅极结构之间的多个鳍结构上方形成层间介电层。通过沿着第二方向形成栅极端部间隔，将牺牲栅极结构切割成多个牺牲栅极结构。通过用两种或多种介电材料填充栅极端部间隔来形成栅极分隔插塞。两种或多种介电材料包括第一层和形成在第一层上的第二层，并且第二层的介电常数小于第一层的介电常数。本发明的实施例还涉及半导体器件。
-
Patent Agency Ranking
公开(公告)号：CN110957274A
公开(公告)日：2020-04-03
申请号：CN201910898439.3
申请日：2019-09-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 本发明实施例提供制造半导体结构的方法。所述方法的一者包括：接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底，其中所述第一晶体管及所述第二晶体管具有不同导电类型；对所述第一导电区域及所述第二导电区域执行非晶化；在所述第一晶体管的所述第一导电区域上执行植入；使接触材料层形成于所述第一导电区域及所述第二导电区域上；对所述第一导电区域及所述第二导电区域执行热退火；及对所述第一导电区域及所述第二导电区域执行激光退火。
-
公开(公告)号：CN106504990B
公开(公告)日：2019-11-15
申请号：CN201510843277.5
申请日：2015-11-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种半导体装置及制造鳍式场效晶体管装置的方法，该方法包含形成从隔离绝缘层伸出的第一与第二鳍结构；在第一与第二鳍结构上方形成栅极结构，每一第一与第二鳍结构具有在栅极结构外且具有第一宽度的源极/漏极区；移除源极/漏极区的侧壁的部分以形成经修整的源极/漏极区，每一经修整的源极/漏极区具有小于第一宽度的第二宽度；在经修整的源极/漏极区上方形成应变材料，使形成在第一鳍结构上的应变材料与第二鳍结构上的应变材料分隔；在栅极结构与源极/漏极区上方用应变材料形成层间介电层；以及在应变材料上形成接触层，使接触层环绕应变材料。经修整的源极/漏极区与应变材料的组合增大接触面积而减少鳍式场效晶体管装置中存在的寄生电容。
-
公开(公告)号：CN106206732B
公开(公告)日：2019-07-16
申请号：CN201510349960.3
申请日：2015-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/8234
Abstract: 本发明公开了半导体器件及其制造方法。在一些实施例中，半导体器件包括：第一鳍式场效应晶体管(FinFET)，设置在衬底上方；以及第二FinFET器件，设置在第一FinFET上方。结隔离材料设置在第一FinFET的源极与第二FinFET的源极之间。
-
公开(公告)号：CN106653606A
公开(公告)日：2017-05-10
申请号：CN201610719403.0
申请日：2016-08-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 一种形成半导体器件的方法包括：蚀刻衬底以形成由鳍分开的两个第一沟槽；用隔离层填充两个第一沟槽；以及在鳍和隔离层上方沉积介电层。该方法还包括在半导体器件的沟道区域上方的介电层中形成第二沟槽，第二沟槽暴露隔离层。该方法还包括通过第二沟槽蚀刻隔离层以暴露半导体器件的沟道区域中的鳍的上部，并且在隔离层上方的第二沟槽中形成伪栅极且伪栅极接合鳍的上部。本发明实施例涉及用于FINFET的栅极替代工艺。
-
公开(公告)号：CN106158617A
公开(公告)日：2016-11-23
申请号：CN201510694312.1
申请日：2015-10-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L29/78
Abstract: 一种半导体器件包括：鳍结构，设置在衬底上方；栅极结构，设置在鳍结构的部分上方；源极/漏极结构，其包括鳍结构中未被栅极结构覆盖的部分；层间介电层，形成在鳍结构、栅极结构和源极/漏极结构上方；接触孔，形成在层间介电层中；以及接触材料，设置在接触孔中。鳍结构在第一方向上延伸并且包括上层，上层的部分从隔离绝缘层暴露。栅极结构在与第一方向垂直的第二方向上延伸。本发明还提供了一种制造包括FinFET的半导体器件的方法。
-
-
-
-
-
-
-
-
-
Search Results
65
records
(took 0.034 seconds)
