半导体器件及其制造方法

    公开(公告)号:CN113345889B

    公开(公告)日:2024-12-27

    申请号:CN202011276968.9

    申请日:2020-11-16

    Abstract: 公开了在FET器件的有源区域上具有钝化层的半导体器件的结构以及制造该半导体器件的方法。半导体器件包括衬底、设置在衬底上的第一和第二源极/漏极(S/D)区域、设置在第一和第二S/D区域之间的纳米结构的沟道区域、钝化层和包裹纳米结构的沟道区域的纳米片(NS)结构。每个S/D区域具有以交替配置布置的第一和第二半导体层的堆叠件以及设置在第一和第二半导体层的堆叠件上的外延区域。钝化层的第一部分设置在外延区域与第一和第二半导体层的堆叠件之间,并且钝化层的第二部分设置在纳米结构的沟道区域的侧壁上。本发明的实施例还涉及半导体器件及其制造方法。

    制造半导体结构的方法
    2.
    发明公开

    公开(公告)号:CN110957274A

    公开(公告)日:2020-04-03

    申请号:CN201910898439.3

    申请日:2019-09-23

    Abstract: 本发明实施例提供制造半导体结构的方法。所述方法的一者包括:接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底,其中所述第一晶体管及所述第二晶体管具有不同导电类型;对所述第一导电区域及所述第二导电区域执行非晶化;在所述第一晶体管的所述第一导电区域上执行植入;使接触材料层形成于所述第一导电区域及所述第二导电区域上;对所述第一导电区域及所述第二导电区域执行热退火;及对所述第一导电区域及所述第二导电区域执行激光退火。

    半导体装置
    3.
    发明公开

    公开(公告)号:CN113257915A

    公开(公告)日:2021-08-13

    申请号:CN202110021866.0

    申请日:2021-01-08

    Abstract: 本揭露是关于一种半导体装置,包括掺杂有第一掺杂剂浓度的铅(Pb)的第一及第二源极/漏极(S/D)区域。半导体装置亦包括在第一S/D区域与第二S/D区域之间的通道区域,其中通道区域经掺杂具有第二掺杂剂浓度的铅,第二掺杂剂浓度低于第一掺杂剂浓度。半导体装置进一步包括分别与第一及第二S/D区域接触的第一及第二S/D触点。半导体装置亦包括在通道区域上方的栅电极。

    制造半导体结构的方法
    6.
    发明授权

    公开(公告)号:CN110957274B

    公开(公告)日:2023-06-27

    申请号:CN201910898439.3

    申请日:2019-09-23

    Abstract: 本发明实施例提供制造半导体结构的方法。所述方法的一者包括:接收包括第一晶体管的第一导电区域及第二晶体管的第二导电区域的衬底,其中所述第一晶体管及所述第二晶体管具有不同导电类型;对所述第一导电区域及所述第二导电区域执行非晶化;在所述第一晶体管的所述第一导电区域上执行植入;使接触材料层形成于所述第一导电区域及所述第二导电区域上;对所述第一导电区域及所述第二导电区域执行热退火;及对所述第一导电区域及所述第二导电区域执行激光退火。

    半导体元件及其形成方法

    公开(公告)号:CN114883397A

    公开(公告)日:2022-08-09

    申请号:CN202210344586.8

    申请日:2022-03-31

    Abstract: 一种半导体元件及其形成方法,半导体元件包括:一基板;一半导体结构,该半导体结构悬浮在该基板上方且包含一源极区域、一漏极区域及设置于该源极区域与该漏极区域之间的一通道区域。该通道区域包括一掺杂二维(2D)材料层,该掺杂2D材料层包含在该通道区域的一上表面上的一第一部分。该半导体元件亦包括:一界面层,该界面层围绕包括该掺杂2D材料层的该第一部分的该通道区域;及及一栅极电极,该栅极电极围绕该界面层。

    半导体器件及其制造方法

    公开(公告)号:CN113345889A

    公开(公告)日:2021-09-03

    申请号:CN202011276968.9

    申请日:2020-11-16

    Abstract: 公开了在FET器件的有源区域上具有钝化层的半导体器件的结构以及制造该半导体器件的方法。半导体器件包括衬底、设置在衬底上的第一和第二源极/漏极(S/D)区域、设置在第一和第二S/D区域之间的纳米结构的沟道区域、钝化层和包裹纳米结构的沟道区域的纳米片(NS)结构。每个S/D区域具有以交替配置布置的第一和第二半导体层的堆叠件以及设置在第一和第二半导体层的堆叠件上的外延区域。钝化层的第一部分设置在外延区域与第一和第二半导体层的堆叠件之间,并且钝化层的第二部分设置在纳米结构的沟道区域的侧壁上。本发明的实施例还涉及半导体器件及其制造方法。

    半导体结构的制造方法
    9.
    发明公开

    公开(公告)号:CN111105991A

    公开(公告)日:2020-05-05

    申请号:CN201910912777.8

    申请日:2019-09-25

    Abstract: 本申请涉及半导体结构的制造方法。所述方法的一者包含以下操作。接收衬底,且所述衬底包含具有第一导电区域的第一晶体管及具有第二导电区域的第二晶体管,其中所述第一晶体管及所述第二晶体管具有不同导电类型。对所述第一导电区域执行第一激光退火以修复晶格损坏。对所述第一导电区域及所述第二导电区域执行非晶化以促进关于后续操作中的所要相变的硅化物形成。在所述非晶化之后使预硅化物层形成于所述衬底上。对所述衬底执行热退火以由所述预硅化物层形成硅化物层。在形成所述预硅化物层之后对所述第一导电区域及所述第二导电区域执行第二激光退火。

Patent Agency Ranking