公开(公告)号：CN100461391C

公开(公告)日：2009-02-11

申请号：CN200710087684.3

申请日：2003-02-03

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L23/485 ,  H01L23/538 ,  H01L25/00

CPC classification number: H01L24/97 ,  H01L2224/12105 ,  H01L2224/19 ,  H01L2224/24 ,  H01L2224/24137 ,  H01L2224/24195 ,  H01L2224/24226 ,  H01L2224/24246 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/01075 ,  H01L2924/181 ,  H01L2924/18162 ,  H01L2224/83 ,  H01L2224/82 ,  H01L2924/00012

Abstract: 将多个半导体芯片(23)结合至基板(21)上所形成的粘接层(22)。然后，对多个半导体芯片(23)集中形成第一至第三绝缘膜(31、35、39)、第一和第二底垫金属层(33、37)、第一和第二重新布线(34、38)，以及焊球(41)。在这种情况下，第一和第二底垫金属层(33、37)通过溅射法形成，且第一和第二重新布线(34、38)通过电镀法形成。随后，在位于相邻半导体芯片(23)之间的区域中切割由三个绝缘膜(39、35、31)、粘接层(22)和基板(21)组成的分层结构。

公开(公告)号：CN1298034C

公开(公告)日：2007-01-31

申请号：CN200410047545.4

申请日：2004-05-21

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  胁坂伸治

IPC: H01L21/60 ,  H01L23/48 ,  H01L23/52

CPC classification number: H01L24/97 ,  H01L23/3128 ,  H01L23/5389 ,  H01L24/19 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05024 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05166 ,  H01L2224/05548 ,  H01L2224/05569 ,  H01L2224/056 ,  H01L2224/05655 ,  H01L2224/12105 ,  H01L2224/2402 ,  H01L2224/24226 ,  H01L2224/274 ,  H01L2224/73267 ,  H01L2224/97 ,  H01L2924/01004 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/09701 ,  H01L2924/10253 ,  H01L2924/14 ,  H01L2924/15311 ,  H01L2224/82 ,  H01L2924/00 ,  H01L2224/83 ,  H01L2924/00014

Abstract: 本发明提供一种能提高外部连接用的电极和布线的电连接的可靠性的半导体封装及其制造方法。所谓CSP的半导体结构体(2)通过粘接层(3)而粘接在基片(1)的上面中央部上。在基片(1)的上面由树脂构成的矩形框状的绝缘层(14)被设置成其上面与半导体结构体(2)的上面大致在同一面上。在半导体结构体(2)和绝缘膜(14)的上面，使预浸材料完全固化而形成的绝缘膜(15)设置成使其上面形成平坦状态。在绝缘膜(15)的上面，设置了把金属片制作成图形而构成的上层再布线(16)。在此情况下，与上层再布线(16)的下面形成一体的尖头向下圆锥形状的凸起电极(17)，在进入到绝缘膜(15)内的状态下与柱状电极(12)的上面中央部相连接。

公开(公告)号：CN1830083A

公开(公告)日：2006-09-06

申请号：CN200480021710.7

申请日：2004-11-10

Applicant: 卡西欧计算机株式会社

Inventor： 胁坂伸治 ,  定别当裕康 ,  若林猛 ,  三原一郎

IPC: H01L23/538

CPC classification number: H01L2224/32145 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/15311 ,  H01L2924/19041 ,  H01L2924/3025

Abstract: 第一半导体元件(4)贴装在底板(1)上面，并且处于其外围由绝缘元件(16)覆盖并且其上表面由上部绝缘膜(17)覆盖的密封状态中。形成于上部绝缘膜(17)上面的上部布线层(20，24)和通过下部绝缘膜(31，34)形成于底板(1)下面的下部布线层(33，37)通过导体(43)相连。第二半导体元件(40)露出贴装，并与下部布线层(33，37)相连。

公开(公告)号：CN1790686A

公开(公告)日：2006-06-21

申请号：CN200510119959.8

申请日：2005-09-16

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L23/28 ,  H01L23/485 ,  H01L21/56 ,  H01L21/60

CPC classification number: H01L2224/11 ,  H01L2924/01011 ,  H01L2924/01019 ,  H01L2924/0102 ,  H01L2924/014 ,  H01L2924/14

Abstract: 本发明提供一种芯片尺寸的半导体装置，其实质上包括：具有集成电路和连接焊盘(2)的半导体基板(1)；与上述连接焊盘(2)电连接的外部连接用电极(9)；设置在上述外部连接用电极(9)的周围的上述半导体基板(1)上的第一密封材料(10)，上述第一密封材料(10)中含有的Na离子、K离子、Ca离子和Cl离子的各杂质浓度在10ppm以下；和至少设置在上述半导体基板(1)的下表面及其周边侧面上的第二密封材料(12)，上述第二密封材料(12)中含有的Na离子、K离子、Ca离子和Cl离子的总杂质浓度在100ppm以上。

公开(公告)号：CN1206726C

公开(公告)日：2005-06-15

申请号：CN00802618.1

申请日：2000-10-31

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛

IPC: H01L23/31 ,  H01L21/56

Abstract: 一个切割胶带(11)被粘到具有柱形电极(6)的硅片(1)的下表面上。沿着切割轨道切割硅片(1)，由此在晶片(1)的芯片形成区域之间开槽(12)。然后，形成密封膜(13)。基本上沿着槽(12)的中线切割密封膜(13)。一个支撑胶带(14)被粘到密封膜(13)的上表面上。切割胶带(11)被剥落。然后，该密封膜(13)的片段上从晶片1的下表面伸出的部分被抛光和除去。支撑胶带(14)被剥落。由此获得IC芯片。在每个IC芯片中，密封膜覆盖和保护半导体基片的上表面和侧面。

公开(公告)号：CN1162908C

公开(公告)日：2004-08-18

申请号：CN00100863.3

申请日：2000-02-15

Applicant: 卡西欧计算机株式会社

Inventor： 青木由隆 ,  三原一郎 ,  若林猛 ,  渡辺克己

IPC: H01L27/00 ,  H01L23/50 ,  H01L21/60

CPC classification number: H01L23/3114 ,  H01L23/5223 ,  H01L23/5225 ,  H01L23/5227 ,  H01L23/5228 ,  H01L23/525 ,  H01L2924/0002 ,  H01L2924/1423 ,  H01L2924/19041 ,  H01L2924/00

Abstract: 一种半导体装置，包括：具有一电路元件形成区域和一连接垫的一半导体基底；通过插入的第一绝缘膜，设置在所述电路元件形成区域上的一阻挡层；通过插入的第二绝缘膜，设置在具有所述阻挡层的所述第一绝缘膜上，并被连接至所述连接垫的重布线；及设置在所述重布线上的一柱状电极。

公开(公告)号：CN1337065A

公开(公告)日：2002-02-20

申请号：CN00802618.1

申请日：2000-10-31

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛

IPC: H01L23/31 ,  H01L21/56

Abstract: 一个切割胶带(11)被粘到具有柱形电极(6)的硅片(1)的下表面上。沿着切割轨道切割硅片(1),由此在晶片(1)的芯片形成区域之间开槽(12)。然后,形成密封膜(13)。基本上沿着槽(12)的中线切割密封膜(13)。一个支撑胶带(14)被粘到密封膜(13)的上表面上。切割胶带(11)被剥落。然后,该密封膜(13)的片段上从晶片1的下表面伸出的部分被抛光和除去。支撑胶带(14)被剥落。由此获得IC芯片。在每个IC芯片中,密封膜覆盖和保护半导体基片的上表面和侧面。

公开(公告)号：CN101569010A

公开(公告)日：2009-10-28

申请号：CN200880000824.1

申请日：2008-05-30

Applicant: 卡西欧计算机株式会社

Inventor： 水泽爱子 ,  冈田修 ,  若林猛 ,  三原一郎

IPC: H01L23/31 ,  H01L23/485 ,  H01L23/525

CPC classification number: H01L24/12 ,  H01L23/3114 ,  H01L23/525 ,  H01L24/11 ,  H01L24/94 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05569 ,  H01L2224/1147 ,  H01L2224/13022 ,  H01L2224/131 ,  H01L2224/274 ,  H01L2924/00013 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01078 ,  H01L2924/014 ,  H01L2924/12044 ,  H01L2924/14 ,  H01L2924/19043 ,  H01L2224/13099 ,  H01L2924/00014

Abstract: 一种半导体器件，包括其上除了其外围部分之外设置有结构部分(3)的半导体衬底(1)，还具有包括低介电性膜(4)和布线线路(5)的层叠结构，所述低介电性膜的相对介电常数为3.0或更低，其玻璃化温度为400℃或更高。在所述结构部分(3)上形成绝缘膜(9)。连接焊盘部分设置于所述绝缘膜(9)上并连接至所述层叠结构部分(3)的最上层布线线路(5)。凸块电极(13)设置于所述连接焊盘部分。由有机树脂制成的密封膜(14)设置于包围所述凸块电极(13)的绝缘膜(9)的一部分上。所述层叠结构部分(3)的侧表面被所述绝缘膜(9)和/或所述密封膜(14)覆盖。

公开(公告)号：CN100358118C

公开(公告)日：2007-12-26

申请号：CN03800128.4

申请日：2003-02-03

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L21/60 ,  H01L23/485 ,  H01L25/10

CPC classification number: H01L21/6835 ,  H01L21/568 ,  H01L23/3114 ,  H01L23/5389 ,  H01L24/19 ,  H01L24/24 ,  H01L24/83 ,  H01L24/97 ,  H01L25/0655 ,  H01L25/105 ,  H01L2221/68345 ,  H01L2224/02166 ,  H01L2224/0401 ,  H01L2224/05548 ,  H01L2224/05567 ,  H01L2224/12105 ,  H01L2224/13022 ,  H01L2224/16225 ,  H01L2224/24195 ,  H01L2224/24226 ,  H01L2224/2518 ,  H01L2224/32225 ,  H01L2224/32245 ,  H01L2224/73204 ,  H01L2224/73267 ,  H01L2224/83 ,  H01L2224/92244 ,  H01L2224/97 ,  H01L2225/1035 ,  H01L2225/1058 ,  H01L2924/0002 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01033 ,  H01L2924/01075 ,  H01L2924/01078 ,  H01L2924/07811 ,  H01L2924/14 ,  H01L2924/15173 ,  H01L2924/15174 ,  H01L2924/15311 ,  H01L2924/15331 ,  H01L2924/181 ,  H01L2924/18161 ,  H01L2924/18162 ,  H01L2924/19041 ,  H01L2924/19042 ,  H01L2924/19043 ,  H01L2924/19105 ,  H01L2924/30107 ,  H01L2224/82 ,  H01L2924/00 ,  H01L2224/05552 ,  H01L2924/00012

Abstract: 将多个半导体芯片(23)结合至基板(21)上所形成的粘接层(22)。然后，对多个半导体芯片(23)集中形成第一至第三绝缘膜(31、35、39)、第一和第二底垫金属层(33、37)、第一和第二重新布线(34、38)，以及焊球(41)。在这种情况下，第一和第二底垫金属层(33、37)通过溅射法形成，且第一和第二重新布线(34、38)通过电镀法形成。随后，在位于相邻半导体芯片(23)之间的区域中切割由三个绝缘膜(39、35、31)、粘接层(22)和基板(21)组成的分层结构。

公开(公告)号：CN101091250A

公开(公告)日：2007-12-19

申请号：CN200680001479.4

申请日：2006-05-30

Applicant: 卡西欧计算机株式会社

Inventor： 若林猛 ,  三原一郎

IPC: H01L23/528

CPC classification number: H01L23/3114 ,  H01L23/5286 ,  H01L24/10 ,  H01L24/13 ,  H01L2224/05001 ,  H01L2224/05008 ,  H01L2224/05022 ,  H01L2224/05023 ,  H01L2224/05024 ,  H01L2224/05027 ,  H01L2224/05124 ,  H01L2224/05147 ,  H01L2224/05569 ,  H01L2224/05647 ,  H01L2224/13 ,  H01L2224/13099 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01023 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/00 ,  H01L2924/00014 ,  H01L2924/013

Abstract: 一种半导体器件，包括具有集成电路的半导体基板，形成于所述半导体基板上的第一绝缘膜，形成于所述第一绝缘膜上的至少一个电源内部布线，和形成于所述第一绝缘膜上和所述内部布线上并且具有暴露出部分所述内部布线的多个开口的第二绝缘膜。至少一条布线被形成于所述第二绝缘膜的上侧上以与所述内部布线对应，并经由所述第二绝缘膜的多个开口电连接到所述内部布线。该布线具有至少一个外部电极焊盘部分，其数量小于在所述第二绝缘膜中的开口的数量。