-
公开(公告)号:CN118016629A
公开(公告)日:2024-05-10
申请号:CN202410148673.5
申请日:2024-02-02
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L23/498 , H01L23/552 , H01L23/04 , H01L25/16 , H01L21/52
Abstract: 本申请适用于微电子封装技术领域,提供了一种一体集成微同轴气密封装结构及其制造方法,该封装结构包括:基板、微同轴结构、芯片、无源器件、第一隔离墙、第二隔离墙和盖板。微同轴结构、第一隔离墙和第二隔离墙从基板生长而成;第一隔离墙生长在基板的上表面的外侧,微同轴结构和第二隔离墙生长在基板的上表面的内侧;芯片和无源器件均设置在基板的上表面上;第二隔离墙设置在开放式的无源器件和芯片的周围,隔离电磁干扰;盖板与基板、第一隔离墙形成密封空间,将微同轴结构、芯片、无源器件和第二隔离墙密封在密封空间。本申请的方法能够在实现气密封装微同轴器件的同时,解决装配精度较低,I/O互连引脚的节距大及数量少,需要在微同轴器件或基板界面设计阻焊结构的问题。
-
公开(公告)号:CN111009520B
公开(公告)日:2022-06-24
申请号:CN201911154973.X
申请日:2019-11-22
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L25/18 , H01L23/488 , H01L21/98
Abstract: 本发明适用于半导体芯片技术领域,提供了一种3D集成芯片及其制备方法。其中,所述3D集成芯片包括上下堆叠集成的第一芯片和第二芯片;所述第一芯片的焊盘上制备有焊料凸点;所述第二芯片的芯片表面设置有再布线有机介质层,所述再布线有机介质层上沉积有重布线金属层,所述重布线金属层上设置有外介质层,所述外介质层具有开孔,所述开孔处沉积电镀有新焊盘,所述第二焊盘通过所述重布线金属层与所述第二芯片的原焊盘连接;所述新焊盘与所述焊料凸点之间通过钉头凸点焊接固定。本发明能够有效缓解3D集成芯片堆叠结构的热应力,提升了3D集成芯片的可靠性。
-
公开(公告)号:CN114609498A
公开(公告)日:2022-06-10
申请号:CN202210096166.2
申请日:2022-01-26
Applicant: 中国电子科技集团公司第十三研究所
IPC: G01R31/26 , G01R1/067 , H01L25/16 , H01L23/31 , H01L23/66 , H01L23/48 , H01L21/56 , H01P1/00 , H01P11/00
Abstract: 本申请适用于微波封装技术领域,提供了W波段射频管壳结构和制备方法,该W波段射频管壳结构包括:基板,开设有贯穿基板两侧的通孔和盲槽,其中,基板分为相对设置的顶面基板和底面基板;导体层,形成于基板两侧,且基板两侧的导体层通过通孔互联;微带探针,半悬置于导体层上;芯片,设置于导体层上,与微带探针键合相连且互相隔离。本申请提供的W波段射频管壳具有宽宽带,低损耗的介质波导传输结构,同时具有精度高,一致性好,装配简单且气密的特点。
-
公开(公告)号:CN117374002A
公开(公告)日:2024-01-09
申请号:CN202311297414.0
申请日:2023-10-08
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/768 , C25D5/02 , C25D5/12
Abstract: 本发明实施例提供一种金铝互联传输线及其制备方法,涉及半导体封装技术领域。本发明通过在临时基板上电镀制备长度大于等于金铝焊盘间距的金传输带,在金传输带上制备镍阻挡层、铝焊盘,去除临时基板后得到带状金铝互联传输线。带状金铝互联传输线用于柔性连接独立芯片的铝焊盘与电路板的金焊盘,一端的铝焊盘连接独立芯片的铝焊盘,另一端的金传输带连接电路板的金焊盘。如此可实现单个独立芯片的铝焊盘与电路板的金焊盘之间互联。进一步的,通过在金层和铝层之间设置镍阻挡层,隔绝金铝界面,减少了金铝扩散,在实现独立芯片与电路板的异种金属互联的同时,减小了金铝界面失效风险,增加了金铝互联可靠性。
-
公开(公告)号:CN111128979B
公开(公告)日:2022-08-16
申请号:CN201911155626.9
申请日:2019-11-22
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明适用于芯片制备技术领域,提供了一种晶圆级的3D芯片制备方法,包括:提供两组以上的独立芯片,其中,每组独立芯片所包括的独立芯片数量为两个以上;提供临时载体晶圆和芯片底层晶圆;将所述两组以上的独立芯片贴装到所述临时载体晶圆上;在各独立芯片的焊盘上制备金属凸点;将所述芯片底层晶圆键合在所述金属凸点上;去除所述临时载体晶圆;根据独立芯片的分组对所述芯片底层晶圆进行分割划片,获得两个以上的3D芯片。本发明实现了晶圆级的芯片堆叠制备,并且能够实现批量化制备,提高了生产效率,降低了3D集成芯片的制备成本。
-
公开(公告)号:CN112687616B
公开(公告)日:2022-07-01
申请号:CN202011551749.7
申请日:2020-12-24
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L21/768 , H01L23/528
Abstract: 本发明适用于微波组件技术领域,提供了一种射频管壳的制备方法及射频管壳,包括:在基板上溅射多层金属得到第一种子层,在第一种子层上第一区域和第二区域上电镀金分别制备金导体层;去除金导体层区域外的第一种子层,在第一区域与第二区域之间制备薄膜电阻,得到第一样品;对第一样品采用第一预设温度烘烤并空气退火,得到第二样品;在第二样品的表面溅射多层金属得到第二种子层,在第二种子层上电镀铜制备铜导体层;在第三区域中的第四区域上再次电镀铜,加高铜导体层;去除铜导体层区域外的第二种子层。本发明完成高精度金导体层制备,从而实现高密度布线,通过制备铜导体层叠加金导体层的叠加结构,防止电迁移,保证器件长期稳定性。
-
公开(公告)号:CN111128979A
公开(公告)日:2020-05-08
申请号:CN201911155626.9
申请日:2019-11-22
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本发明适用于芯片制备技术领域,提供了一种晶圆级的3D芯片制备方法,包括:提供两组以上的独立芯片,其中,每组独立芯片所包括的独立芯片数量为两个以上;提供临时载体晶圆和芯片底层晶圆;将所述两组以上的独立芯片贴装到所述临时载体晶圆上;在各独立芯片的焊盘上制备金属凸点;将所述芯片底层晶圆键合在所述金属凸点上;去除所述临时载体晶圆;根据独立芯片的分组对所述芯片底层晶圆进行分割划片,获得两个以上的3D芯片。本发明实现了晶圆级的芯片堆叠制备,并且能够实现批量化制备,提高了生产效率,降低了3D集成芯片的制备成本。
-
-
-
-
-
-