一种3D集成芯片及其制备方法

    公开(公告)号:CN111009520B

    公开(公告)日:2022-06-24

    申请号:CN201911154973.X

    申请日:2019-11-22

    Abstract: 本发明适用于半导体芯片技术领域,提供了一种3D集成芯片及其制备方法。其中,所述3D集成芯片包括上下堆叠集成的第一芯片和第二芯片;所述第一芯片的焊盘上制备有焊料凸点;所述第二芯片的芯片表面设置有再布线有机介质层,所述再布线有机介质层上沉积有重布线金属层,所述重布线金属层上设置有外介质层,所述外介质层具有开孔,所述开孔处沉积电镀有新焊盘,所述第二焊盘通过所述重布线金属层与所述第二芯片的原焊盘连接;所述新焊盘与所述焊料凸点之间通过钉头凸点焊接固定。本发明能够有效缓解3D集成芯片堆叠结构的热应力,提升了3D集成芯片的可靠性。

    射频管壳的制备方法及射频管壳

    公开(公告)号:CN112687616B

    公开(公告)日:2022-07-01

    申请号:CN202011551749.7

    申请日:2020-12-24

    Abstract: 本发明适用于微波组件技术领域,提供了一种射频管壳的制备方法及射频管壳,包括:在基板上溅射多层金属得到第一种子层,在第一种子层上第一区域和第二区域上电镀金分别制备金导体层;去除金导体层区域外的第一种子层,在第一区域与第二区域之间制备薄膜电阻,得到第一样品;对第一样品采用第一预设温度烘烤并空气退火,得到第二样品;在第二样品的表面溅射多层金属得到第二种子层,在第二种子层上电镀铜制备铜导体层;在第三区域中的第四区域上再次电镀铜,加高铜导体层;去除铜导体层区域外的第二种子层。本发明完成高精度金导体层制备,从而实现高密度布线,通过制备铜导体层叠加金导体层的叠加结构,防止电迁移,保证器件长期稳定性。

Patent Agency Ranking