-
公开(公告)号：CN117013964A
公开(公告)日：2023-11-07
申请号：CN202310953995.2
申请日：2023-07-31
Applicant: 中国电子科技集团公司第十三研究所
Inventor： 任健 , 崔亮 , 王磊 , 杨琦 , 戴剑 , 陈南庭 , 宋学峰 , 郝俊祥 , 王海龙 , 刘飞飞 , 杨楠 , 冯晗琛 , 成立鑫 , 张忠山 , 杨旭达 , 曾雁声 , 吴浩洋 , 王学孟 , 赵广营
Abstract: 本发明提供一种自偏置结构、可变电流放大器及电子装置，其中，自偏置结构包括旁路电容、插入源电阻、多个焊盘和多个片外电阻器；旁路电容的一端与接地孔连接，另一端用于与晶体管的源极连接；插入源电阻的一端与接地孔连接；多个焊盘至少包括5个焊盘，分别为第一焊盘、第二焊盘、第三焊盘、第四焊盘和第五焊盘，第一焊盘的一端用于与晶体管的源极连接，第二焊盘的一端与插入源电阻的另一端连接；第一片外电阻器的两端分别设有第三焊盘和第四焊盘；第二片外电阻器的一端设有第五焊盘，其另一端与接地孔连接；通过改变多个焊盘的连接方式和/或改变多个片外电阻器的阻值，以改变接入到晶体管源极的电阻值。本发明可以改变放大器的工作电流。
-
公开(公告)号：CN111048492A
公开(公告)日：2020-04-21
申请号：CN201911401636.6
申请日：2019-12-30
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L25/07 , H01L23/60 , H01L23/498
Abstract: 本申请公开了一种限幅低噪声放大器芯片结构，涉及半导体技术领域。其中，上述限幅低噪声放大器芯片结构包括：限幅器芯片、位于限幅器芯片上表面的屏蔽芯片，以及位于屏蔽芯片上表面的低噪声放大器芯片；屏蔽芯片的下表面与限幅器芯片的上表面电性连接；低噪声放大器芯片的下表面与屏蔽芯片的上表面电性连接；低噪声放大器芯片与限幅器芯片电性连接。本申请中限幅低噪声放大器芯片为垂直堆叠结构，且限幅器芯片与低噪声放大器芯片之间通过屏蔽芯片进行信号屏蔽和隔离，有利于缩小限幅低噪声放大器的尺寸。
-
公开(公告)号：CN118316406A
公开(公告)日：2024-07-09
申请号：CN202410325465.8
申请日：2024-03-21
Applicant: 中国电子科技集团公司第十三研究所
Inventor： 高长征 , 孙一航 , 邓世雄 , 罗建 , 陈书宾 , 刘飞飞 , 孙计永 , 王生明 , 王磊 , 宋学峰 , 周彪 , 王乔楠 , 马维龙 , 陈帅 , 李丰 , 郭丰强 , 肖宁 , 吴波
Abstract: 本发明提供一种碳化硅基半有源耦合检波限幅器及其组件，该限幅器包括上层芯片和下层芯片。上层芯片包括硅基PIN二极管。下层芯片包括碳化硅衬底、碳化硅肖特基二极管和辅助电路。碳化硅肖特基二极管和辅助电路通过芯片制造工艺制备在碳化硅衬底上，其中，辅助电路包括耦合器、匹配电路和键合焊盘。硅基PIN二极管通过键合焊盘键合在碳化硅衬底上。本发明实施例将功率容量大的硅基PIN二极管与热导率高的碳化硅基肖特基二极管相结合，在确保限幅器高耐受功率的同时，大幅度缩小电路尺寸，提升了集成度。
-
公开(公告)号：CN116707470A
公开(公告)日：2023-09-05
申请号：CN202310588044.X
申请日：2023-05-23
Applicant: 中国电子科技集团公司第十三研究所
IPC: H03G11/02 , H01L27/06 , H01L27/12 , H01L29/868 , H01L29/872 , H01L29/06 , H01L21/86 , H01L21/8252 , H01L21/329
Abstract: 本发明提供一种氮化镓限幅器及氮化镓限幅器的制备方法。该氮化镓限幅器包括：三级限幅电路，三级限幅电路按照氮化镓限幅器的主传输线的信号传输方向依次接入主传输线；第一级限幅电路中包括2N个氮化镓PIN二极管；任意N个氮化镓PIN二极管串联，构成两个氮化镓PIN二极管串，第一氮化镓PIN二极管串的阳极端连接主传输线，阴极端接地，第二氮化镓PIN二极管串的阴极端连接主传输线，阳极端接地；第二级限幅电路中包括四个氮化镓肖特基二极管；第三级限幅电路中包括两个氮化镓肖特基二极管。本发明能够提升整个氮化镓限幅器的功率容量和击穿电压。
-
公开(公告)号：CN116155225A
公开(公告)日：2023-05-23
申请号：CN202310146525.5
申请日：2023-02-21
Applicant: 中国电子科技集团公司第十三研究所
Abstract: 本申请适用于无线电系统电路技术领域，提供了一种滤波限幅器及雷达接收系统。该滤波限幅器包括：输入谐振单元、中间谐振单元和输出谐振单元；输入谐振单元包括第一电感；输出谐振单元包括第二电感；中间谐振单元包括第三电感和第四电感；第一电感、第二电感、第三电感和第四电感中至少一个为铁氧体电感；输入谐振单元的第一端与信号输入端相连接，第二端与中间谐振单元的第一端相连接；中间谐振单元的第二端与输出谐振单元的第一端相连接；输出谐振单元的第二端与信号输出端相连接。本申请能够能够兼顾小信号滤波器特性及大信号限幅特性，系统结构简单、尺寸小、成本低，能够提高系统抗干扰能力，同时具有大功率信号的防护能力。
-
Patent Agency Ranking
公开(公告)号：CN111048492B
公开(公告)日：2021-10-15
申请号：CN201911401636.6
申请日：2019-12-30
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L25/07 , H01L23/60 , H01L23/498
Abstract: 本申请公开了一种限幅低噪声放大器芯片结构，涉及半导体技术领域。其中，上述限幅低噪声放大器芯片结构包括：限幅器芯片、位于限幅器芯片上表面的屏蔽芯片，以及位于屏蔽芯片上表面的低噪声放大器芯片；屏蔽芯片的下表面与限幅器芯片的上表面电性连接；低噪声放大器芯片的下表面与屏蔽芯片的上表面电性连接；低噪声放大器芯片与限幅器芯片电性连接。本申请中限幅低噪声放大器芯片为垂直堆叠结构，且限幅器芯片与低噪声放大器芯片之间通过屏蔽芯片进行信号屏蔽和隔离，有利于缩小限幅低噪声放大器的尺寸。
-
公开(公告)号：CN116613159A
公开(公告)日：2023-08-18
申请号：CN202310587065.X
申请日：2023-05-23
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L27/06 , H01L27/12 , H01L29/868 , H01L29/872 , H01L29/06 , H01L21/86 , H01L21/8252 , H01L21/329 , H03G11/02
Abstract: 本发明提供一种氮化镓限幅器的制备方法及氮化镓限幅器。该方法包括：在N‑GaN层外延生长后在第一预设位置上刻蚀得到PIN二极管台面；在N‑GaN层上暴露区域的第二预设位置进行刻蚀，在N+GaN层上得到肖特基二极管台面；在N+GaN层上暴露区域的第三预设位置刻蚀进行台面隔离；在N+GaN层的暴露区域上制备欧姆接触；在N+GaN层和P+GaN层上的暴露区域，以及N+GaN层和N‑GaN层上的暴露区域制作电极，得到氮化镓限幅器。本发明能够通过刻蚀方式可以快速得到氮化镓限幅器，污染少，制备得到的氮化镓限幅器功率容量大、击穿电压高且性能好。
-
公开(公告)号：CN116566331A
公开(公告)日：2023-08-08
申请号：CN202310349515.1
申请日：2023-04-03
Applicant: 中国电子科技集团公司第十三研究所
Inventor： 刘飞飞 , 任健 , 郝俊祥 , 戴剑 , 崔亮 , 王磊 , 宋学峰 , 杨琦 , 陈南庭 , 王海龙 , 杨楠 , 曾雁声 , 冯晗琛 , 成立鑫 , 张忠山 , 杨旭达 , 吴浩洋
Abstract: 本发明提供一种双频低噪声放大电路。该双频低噪声放大电路包括：第一放大支路以及第二放大支路；第一放大支路与第二放大支路并联连接；第一放大支路的输入端与第二放大支路的输入端作为双频低噪声放大电路的输入端；第一放大支路的输出端与第二放大支路的输出端作为双频低噪声放大电路的输出端；第一放大支路，用于对输入信号进行滤波，得到第一工作频段的信号，并对第一工作频段的信号进行放大处理；第二放大支路，用于对输入信号进行滤波，得到第二工作频段的信号，并对第二工作频段的信号进行放大处理；第一工作频段和第二工作频段互不重叠。本发明能够降低噪声系数并减小芯片面积。
-
公开(公告)号：CN114826242A
公开(公告)日：2022-07-29
申请号：CN202210278146.7
申请日：2022-03-21
Applicant: 中国电子科技集团公司第十三研究所
IPC: H03K19/0175
Abstract: 本发明提供一种微波功率开关电路、装置及控制方法。该电路包括射频输入端口、第一匹配元件、第二匹配元件、至少一个射频输出端口和至少一个开关模块；开关模块和射频输出端口一一对应；开关模块包括第一开关支路；第一开关支路包括第一开关管、第二开关管和吸收负载；在同一第一开关支路中，第一开关管与吸收负载串联连接，第二开关管与吸收负载并联连接；当微波功率开关电路工作时，同一开关模块中的第一开关管的开关状态和第二开关管的开关状态相反，以使该开关模块对应的射频输出端口与射频输入端口之间处于导通状态或隔离状态。本发明可以使微波功率开关电路的插损降低，并提高其隔离度。
-
公开(公告)号：CN111009520B
公开(公告)日：2022-06-24
申请号：CN201911154973.X
申请日：2019-11-22
Applicant: 中国电子科技集团公司第十三研究所
IPC: H01L25/18 , H01L23/488 , H01L21/98
Abstract: 本发明适用于半导体芯片技术领域，提供了一种3D集成芯片及其制备方法。其中，所述3D集成芯片包括上下堆叠集成的第一芯片和第二芯片；所述第一芯片的焊盘上制备有焊料凸点；所述第二芯片的芯片表面设置有再布线有机介质层，所述再布线有机介质层上沉积有重布线金属层，所述重布线金属层上设置有外介质层，所述外介质层具有开孔，所述开孔处沉积电镀有新焊盘，所述第二焊盘通过所述重布线金属层与所述第二芯片的原焊盘连接；所述新焊盘与所述焊料凸点之间通过钉头凸点焊接固定。本发明能够有效缓解3D集成芯片堆叠结构的热应力，提升了3D集成芯片的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.035 seconds)
