公开(公告)号：CN110692128B

公开(公告)日：2023-05-26

申请号：CN201880035847.X

申请日：2018-04-04

Applicant: 夏普株式会社

Inventor： 泽井敬一

IPC: H01L21/60 ,  H01L25/065 ,  H01L25/07 ,  H01L25/18

Abstract: 半导体装置具备配置成彼此相对的第一半导体芯片(10)及第二半导体芯片(20)。第一半导体芯片(10)，具有设置于第一孔部(122)的第一连接部(13)，且第二半导体芯片(20)具有以形成于第二电极部(21)的表面、第二孔部(222)的侧面以及第二保护膜(22)的表面的凹状金属膜构成的导电性的第二连接部(23)。第一电极部(11)与第二电极部(21)经由第一连接部(13)及第二连接部(23)而电连接。

公开(公告)号：CN110233121B

公开(公告)日：2023-04-07

申请号：CN201910163642.6

申请日：2019-03-05

Applicant: 夏普株式会社

Inventor： 井口胜次 ,  前川真澄 ,  泽井敬一 ,  东坂浩由 ,  松尾孝信

IPC: H01L21/67 ,  H01L21/60

Abstract: 接合装置包括：层流生成部；芯片处理部；清洗部，其清洗所述芯片；接合部，其将所述芯片与基板接合；以及搬运机构，其将所述芯片从所述芯片处理部向所述接合部搬运。它们之中的、至少所述接合部及所述清洗部配设于层流生成部所生成的层流中。

公开(公告)号：CN104952889B

公开(公告)日：2017-10-10

申请号：CN201510130205.6

申请日：2015-03-24

Applicant: 夏普株式会社

Inventor： 鞠山满 ,  松本浩司 ,  泽井敬一 ,  铃木成次 ,  一条尚生

IPC: H01L27/144 ,  H01L31/111

Abstract: 本发明提供具有横向结构的PNPN元件并且能够实现高电流化的双向光控晶闸管芯片、触发型耦合器和固态继电器。双向光控晶闸管芯片中，1个半导体芯片的表面上的第一光控晶闸管部(42a)和第二光控晶闸管部(42b)具有PNPN部，该PNPN部包括：在一个方向延伸的阳极扩散区域(43)；衬底；控制极扩散区域(44)；和在控制极扩散区域(44)内形成的阴极扩散区域(45)，阳极扩散区域(43)和控制极扩散区域(44)的相互相对的两个侧边、以及阴极扩散区域(45)的与阳极扩散区域(43)相对的侧边(45a)中的至少任一个侧边的平面形状，形成为使从阳极扩散区域(43)向控制极扩散区域(44)和阴极扩散区域(45)供给的电流向一个方向的中央部的集中缓和的形状。

公开(公告)号：CN102918664A

公开(公告)日：2013-02-06

申请号：CN201180026204.7

申请日：2011-06-08

Applicant: 夏普株式会社

Inventor： 小山康弘 ,  川上克二 ,  河崎睦夫 ,  三宅修 ,  小田肇 ,  泽井敬一

IPC: H01L33/38 ,  H01L33/62

CPC classification number: H01L33/62 ,  H01L24/14 ,  H01L24/17 ,  H01L33/38 ,  H01L2224/0401 ,  H01L2224/06102 ,  H01L2224/13099 ,  H01L2224/1403 ,  H01L2224/1411 ,  H01L2224/1703 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01033 ,  H01L2924/01079 ,  H01L2924/12041 ,  H01L2924/15787 ,  H01L2933/0066 ,  H01L2924/00

Abstract: 本发明是将正电极（6）的上面位于比负电极（5）的上面高的位置的LED芯片（1）组装到陶瓷基板（9）的组装方法，具有：在负电极（5）和正电极（6）上层积保护层（16），在保护层（16）上形成开口部（16a，16b）的开口部形成步骤；在开口部（16a，16b）内分别形成突起（11，12）的突起形成步骤；去除保护层（16）的保护层去除步骤；以及将突起（11，12）接合到陶瓷基板（9）上的接合步骤，而且，开口部（16a）的截面积比开口部（16b）的截面积大。

公开(公告)号：CN105097909B

公开(公告)日：2017-11-21

申请号：CN201510218776.5

申请日：2015-04-30

Applicant: 夏普株式会社

Inventor： 鞠山满 ,  松本浩司 ,  泽井敬一 ,  铃木成次 ,  一条尚生

IPC: H01L29/747

Abstract: 本发明提供一种能够应用于高电流容量的SSR的双向光敏晶闸管芯片。该双向光敏晶闸管芯片(40)在一个半导体芯片的表面搭载有多个单元(42)，各单元(42)包括彼此分离形成的第一光敏晶闸管部(42a)和第二光敏晶闸管部(42b)，各光敏晶闸管部(42a、42b)具有PNPN部，该PNPN部包括：在一个方向上延伸并且具有N型和P型中的一种导电型的阳极扩散区域(43)；具有N型和P型中的另一种导电型的衬底(41)；与阳极扩散区域(43)相对的具有上述一种导电型的控制极扩散区域(44)；在该控制极扩散区域(44)内与阳极扩散区域(43)相对形成并且具有上述另一种导电型的阴极扩散区域(45)。

公开(公告)号：CN107017289A

公开(公告)日：2017-08-04

申请号：CN201611096841.2

申请日：2016-12-02

Applicant: 夏普株式会社

Inventor： 泽井敬一 ,  渡边裕二

IPC: H01L29/45 ,  H01L21/288

Abstract: 本发明提供一种在硅衬底的单面具有镍膜的半导体器件，该半导体器件的镍膜相对于硅衬底的密合性高。本发明的半导体器件(1)包括：做进到硅衬底(10)的单面(10b)中的、含有V族元素作为杂质的杂质区域(12)；和在硅衬底(10)的单面(10b)上，以覆盖该杂质区域(12)的方式设置的镍膜(14)。该杂质区域(12)的V族元素与该镍膜(14)的镍元素化学键合。

公开(公告)号：CN106887416A

公开(公告)日：2017-06-23

申请号：CN201611165862.5

申请日：2016-12-16

Applicant: 夏普株式会社

Inventor： 泽井敬一 ,  松本浩司

IPC: H01L23/31

Abstract: 本发明提供一种能够防止引线接合时的透明膜的耐湿性降低的半导体芯片。该半导体器件(100、200、300)包括：半导体部(10)；设置在半导体部(10)上的电极部(30)；设置在半导体部(10)上，具有第一贯通孔(41)的透明保护膜(40)；和设置在透明保护膜(40)上，具有第二贯通孔(51)的不透明保护膜(50)，第一贯通孔(41)设置成贯通透明保护膜(40)的上表面和下表面，第二贯通孔(51)设置成贯通不透明保护膜(50)的上表面和下表面，且第二贯通孔(51)开口边缘在俯视时位于第一贯通孔(41)开口边缘的内侧，电极部(30)设置成其至少一部分从第二贯通孔(51)露出。

公开(公告)号：CN104756233A

公开(公告)日：2015-07-01

申请号：CN201380055163.3

申请日：2013-08-12

Applicant: 夏普株式会社

Inventor： 山村官司 ,  清水宏信 ,  有田辉夫 ,  内山淳 ,  川上知巳 ,  泽井敬一

IPC: H01L21/22 ,  H01L21/225 ,  H01L29/74

CPC classification number: H01L29/66393 ,  H01L21/2255 ,  H01L29/7436

Abstract: 本发明实现一种半导体器件的制造方法，其能够避免在一个半导体器件的制造过程作为在固相扩散中使用的扩散源的高浓度杂质层污染使用同一设备制造的其它半导体器件，并且能够抑制半导体器件的特性因密封树脂中的可动离子而变动。半导体器件的制造方法包含利用固相扩散形成构成半导体器件(晶闸管)(100)的扩散区域(阴极区域)(103)的固相扩散工序，该固相扩散工序包含：在半导体衬底(N型硅衬底)(101)上形成成为杂质的扩散源的高浓度杂质层，使得该高浓度杂质层与该半导体衬底的规定的区域有选择地接触的工序；利用热处理使杂质从该扩散源层扩散至该半导体衬底而形成该扩散区域的工序；和在进行了该热处理后除去该扩散源层的工序。

公开(公告)号：CN102856458A

公开(公告)日：2013-01-02

申请号：CN201210088419.8

申请日：2012-03-29

Applicant: 夏普株式会社

Inventor： 泽井敬一 ,  吾乡富士夫 ,  渡边裕二 ,  川上克二

IPC: H01L33/36 ,  H01L33/62 ,  H01L33/00

CPC classification number: H01L2224/11

Abstract: 本发明提供光半导体元件以及光半导体元件的制造方法。光半导体元件(10)包括：第1半导体层(12)，由第1导电型的半导体组成；第2半导体层(13)，由第2导电型的半导体组成，并且在第1半导体层的上面的一部分上形成；第1电极(14a)，在第1半导体层的上面中的另一部分上形成；第2电极(14b)，在第2半导体层的上面形成，并且具有位于比第1电极的上面还要高的位置的上面；第1连接电极(52)，在第1电极的上面形成；第2连接电极(51)，在第2电极的上面形成；以及保护膜(15)，是覆盖第1半导体层的表面和第2半导体层的表面的绝缘性的保护膜，并且具有使第1半导体层的表面的一部分露出的开口部(21)。

公开(公告)号：CN100449696C

公开(公告)日：2009-01-07

申请号：CN200510048397.2

申请日：2005-11-02

Applicant: 夏普株式会社

Inventor： 铃木芳英 ,  泽井敬一

IPC: H01L21/288 ,  H01L21/60

CPC classification number: H01L24/13 ,  C25D3/48 ,  C25D5/022 ,  C25D5/18 ,  C25D7/12 ,  H01L21/2885 ,  H01L24/11 ,  H01L2224/05001 ,  H01L2224/05022 ,  H01L2224/05027 ,  H01L2224/0508 ,  H01L2224/05166 ,  H01L2224/05184 ,  H01L2224/05572 ,  H01L2224/13099 ,  H01L2224/13144 ,  H01L2924/0001 ,  H01L2924/00014 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01009 ,  H01L2924/01011 ,  H01L2924/01013 ,  H01L2924/01015 ,  H01L2924/01019 ,  H01L2924/01022 ,  H01L2924/01024 ,  H01L2924/01029 ,  H01L2924/01033 ,  H01L2924/01047 ,  H01L2924/01073 ,  H01L2924/01074 ,  H01L2924/01078 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/10329 ,  H01L2924/014 ,  H01L2224/05599

Abstract: 一种对微细孔的电镀方法，使用低毒性且具有与氰基类金电镀液相匹配的性能的、含有碘化金络合离子和非水溶剂的金电镀液，用适当的脉冲电流波形施加仅正电流或正负电流的脉冲波的电镀电流以在光致抗蚀剂微细的开口部中实施金电镀。对在电极焊盘上形成的开口部进行金电镀，由此在电极焊盘上形成金凸起，该凸起面内的高度偏差、晶片面内的凸起高度偏差、以及凸起表面的粗糙度同时减小，连接可靠性高，而且，也不产生因抗蚀剂裂缝而导致的电极间短路。