公开(公告)号：CN1612336A

公开(公告)日：2005-05-04

申请号：CN200410083479.6

申请日：2004-09-30

Applicant: 三洋电机株式会社

Inventor： 成濑阳子 ,  松原直辉 ,  藤田和范

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76885 ,  H01L21/76807 ,  H01L21/76825 ,  H01L21/76826 ,  H01L21/76829 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/76877 ,  H01L21/76883 ,  H01L23/53238 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供半导体装置及其制造方法，当例如用铜或铜合金作为形成配线层的导体膜进行多层配线化时，能够进一步提高这些配线的可靠性。具有埋设在槽沟(3a)中的导体膜(5)，是在其上面在与阻挡层金属膜(4)接触的部分，与第二层间绝缘膜(3)的上面比较处于更下方位置的状态中形成的构造。此外，在其制造之际，在用CMP进行研磨处理后，在非氮化性环境中进行等离子体处理，在第二层间绝缘膜(3)的上层部分和导体膜(5)的上层部分形成损伤层。而且，通过蚀刻除去该损伤层的一部分。

公开(公告)号：CN103460394B

公开(公告)日：2015-11-25

申请号：CN201280014890.0

申请日：2012-02-29

Applicant: 三洋电机株式会社

Inventor： 后藤良 ,  桥口大树 ,  藤田和范 ,  重松正人 ,  桐畑丰 ,  三岛孝博

IPC: H01L31/0352 ,  H01L31/0224 ,  H01L31/0747 ,  H01L31/068 ,  H01L31/18

CPC classification number: H01L31/035272 ,  H01L31/022441 ,  H01L31/03529 ,  H01L31/0682 ,  H01L31/0747 ,  H01L31/18 ,  H01L31/1804 ,  Y02E10/547 ,  Y02P70/521

Abstract: 光电转换装置（10）具备：n型单晶硅基板（21）；层叠在n型单晶硅基板（21）的一个面上的IN层（25）；IP层（26），其以层叠在IN层（25）的一个面上的未层叠IN层（25）的区域并且具有与层叠有IN层（25）的区域重叠的重叠区域（26*）的方式层叠；与IN层（25）电连接并遍及重叠区域（26*）上形成的n侧电极40；和以与n侧电极（40）离开且与IP层（26）电连接的方式形成的p侧电极（50），IP层（26）在形成有n侧电极（40）的区域和形成有p侧电极（50）的区域之间形成有分离间隙（60）。

公开(公告)号：CN101584048A

公开(公告)日：2009-11-18

申请号：CN200880000659.X

申请日：2008-09-26

Applicant: 三洋电机株式会社

Inventor： 岛田聪 ,  山冈义和 ,  藤田和范 ,  田部智规

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/739

Abstract: 本发明提供一种防止栅极漏电流的发生，并降低栅极电容的沟槽栅型晶体管。其在N－型半导体层(12)上形成沟槽(14)。在沟槽(14)中，在N－型半导体层(12)中成为晶体管的活性化区域的区域形成薄的硅氧化膜(15B)。另一方面，在不成为活性化区域的区域形成比硅氧化膜(15B)厚的硅氧化膜(15A)。并且，形成从沟槽(14)内向外延伸的伸出部(16S)与硅氧化膜(15A)相接的栅电极(16)。由此，在栅电极(16)的伸出部(16S)中，由于可将栅电极(16)与N－型半导体层(12)的角部(12C)的距离确保为较长，所以，不仅可防止栅极漏电流的产生，而且可降低栅极电容。

公开(公告)号：CN100530651C

公开(公告)日：2009-08-19

申请号：CN200710136798.2

申请日：2007-07-27

Applicant: 三洋电机株式会社

Inventor： 岛田聪 ,  山冈义和 ,  藤田和范 ,  田部智规

IPC: H01L27/04 ,  H01L29/78 ,  H01L29/417

CPC classification number: H01L21/761 ,  H01L21/763 ,  H01L27/088 ,  H01L29/1087 ,  H01L29/41741 ,  H01L29/41766 ,  H01L29/66734 ,  H01L29/7809 ,  H01L29/7813

Abstract: 一种半导体装置，可适当实现半导体元件之间的分离并可实现半导体装置的小型化。该半导体装置包括：半导体基板(1)、在半导体基板(1)上形成的外延层(2)、在半导体基板(1)与外延层(2)之间形成的埋入层(3)、从外延层(2)表面到达埋入层(3)的第一沟槽(7)、埋入于第一沟槽(7)内并与埋入层(3)连接的漏极取出电极(8b)、将漏极取出电极(8b)作为电极的半导体元件、被设置为从外延层(2)表面包围该半导体元件的第二沟槽(5)，第二沟槽(5)内的至少侧壁由绝缘膜(6a)被覆。

公开(公告)号：CN1315190C

公开(公告)日：2007-05-09

申请号：CN03143451.7

申请日：2003-09-27

Applicant: 三洋电机株式会社

Inventor： 松原直辉 ,  藤田和范

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76807 ,  H01L21/76825 ,  H01L21/76826 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种包括由镶嵌工艺形成内连线的半导体器件及其制造方法，在把形成在下层内连线(1)上的层间电介质薄膜(4)腐蚀成具有小孔的形状之后，利用蚀刻停止层(5)，把上层电介质薄膜(6)腐蚀成具有沟槽的形状。通过附加的腐蚀除去暴露在沟槽底部的蚀刻停止层(5)，然后，把暴露在沟槽底部的层间电介质薄膜(4)向回蚀刻到预定的厚度。接着，用内连金属(10)填塞该小孔和沟槽。

公开(公告)号：CN1505139A

公开(公告)日：2004-06-16

申请号：CN03143451.7

申请日：2003-09-27

Applicant: 三洋电机株式会社

Inventor： 松原直辉 ,  藤田和范

IPC: H01L23/52 ,  H01L21/768

CPC classification number: H01L21/76807 ,  H01L21/76825 ,  H01L21/76826 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种包括由镶嵌工艺形成内连线的半导体器件及其制造方法，在把形成在下层内连线1上的层间电介质薄膜4腐蚀成具有小孔的形状之后，利用腐蚀抑制层5，把上层电介质薄膜6腐蚀成具有沟槽的形状。通过附加的腐蚀除去暴露在沟槽底部的腐蚀抑制层5，然后，把暴露在沟槽底部的层间电介质薄膜4向后腐蚀到预定的厚度。接着，用内连金属10填塞该小孔和沟槽。