垂直型非易失性存储器件及其制造方法

    公开(公告)号:CN102034829B

    公开(公告)日:2015-11-25

    申请号:CN201010299123.1

    申请日:2010-09-29

    CPC classification number: H01L27/11578 H01L27/11556 H01L27/11582

    Abstract: 本发明提供一种垂直型非易失性存储器件及其制造方法。在该垂直型非易失性存储器件中,绝缘层图案设置在衬底上,该绝缘层图案具有线形状。单晶半导体图案设置在衬底上以接触绝缘层图案的两个侧壁,单晶半导体图案具有在关于衬底的垂直方向上延伸的柱形。隧穿氧化物层设置在单晶半导体图案上。下电极层图案设置在隧穿氧化物层上以及在衬底上。多个绝缘中间层图案设置在下电极层图案上,绝缘中间层图案沿单晶半导体图案彼此间隔开一距离。电荷俘获层和阻挡电介质层依次形成在绝缘中间层图案之间的隧穿氧化物层上。多个控制栅极图案设置在绝缘中间层图案之间的阻挡电介质层上。上电极层图案设置在隧穿氧化物层上以及在绝缘中间层图案的最上部上。

    垂直型非易失性存储器件及其制造方法

    公开(公告)号:CN102034829A

    公开(公告)日:2011-04-27

    申请号:CN201010299123.1

    申请日:2010-09-29

    CPC classification number: H01L27/11578 H01L27/11556 H01L27/11582

    Abstract: 本发明提供一种垂直型非易失性存储器件及其制造方法。在该垂直型非易失性存储器件中,绝缘层图案设置在衬底上,该绝缘层图案具有线形状。单晶半导体图案设置在衬底上以接触绝缘层图案的两个侧壁,单晶半导体图案具有在关于衬底的垂直方向上延伸的柱形。隧穿氧化物层设置在单晶半导体图案上。下电极层图案设置在隧穿氧化物层上以及在衬底上。多个绝缘中间层图案设置在下电极层图案上,绝缘中间层图案沿单晶半导体图案彼此间隔开一距离。电荷俘获层和阻挡电介质层依次形成在绝缘中间层图案之间的隧穿氧化物层上。多个控制栅极图案设置在绝缘中间层图案之间的阻挡电介质层上。上电极层图案设置在隧穿氧化物层上以及在绝缘中间层图案的最上部上。

Patent Agency Ranking