-
公开(公告)号：CN107393918A
公开(公告)日：2017-11-24
申请号：CN201710310121.X
申请日：2017-05-04
Applicant: 三星电子株式会社
IPC: H01L27/02 , H01L23/528 , H01L21/768
CPC classification number: H01L27/10885 , H01L27/10814 , H01L27/10823 , H01L27/10852 , H01L27/10876 , H01L27/0207 , H01L21/76829 , H01L23/528
Abstract: 提供了半导体器件。一种半导体器件包括衬底。该半导体器件包括在衬底上的堆叠结构。堆叠结构包括第一绝缘材料和在第一绝缘材料上的第二绝缘材料。该半导体器件包括从堆叠结构的第一绝缘材料的侧壁延伸到堆叠结构的第二绝缘材料的侧壁的一部分上的间隔物。此外，该半导体器件包括在间隔物上的导电线。还提供了形成半导体器件的方法。
-
公开(公告)号：CN101807575B
公开(公告)日：2014-10-01
申请号：CN200910265299.2
申请日：2009-12-30
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/522 , H01L21/8239 , H01L21/768
CPC classification number: H01L21/76834 , H01L21/76816 , H01L23/485 , H01L27/10855 , H01L27/10888 , H01L27/11 , H01L27/11517 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了包括接触塞的半导体器件及相关方法。半导体器件包括半导体层，该半导体层包括第一区域和第二区域；第一接触塞，该第一接触塞布置在半导体层上并且电气地连接至第一区域；第二接触塞，该第二接触塞布置在半导体层上并且电气地连接至第二区域；导电层，该导电层电气地连接至第一接触塞，该导电层具有侧面和底面；以及绝缘层，该绝缘层布置在导电层和第二接触塞之间以便于绝缘导电层和第二接触塞，该绝缘层面对导电层的底面的一部分和侧面。
-
公开(公告)号：CN112713147B
公开(公告)日：2025-04-29
申请号：CN202010672660.X
申请日：2020-07-14
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种半导体存储器装置及其制造方法。所述半导体存储器装置包括：基底，包括单元阵列区域和边界区域；第一凹陷区域，在基底的位于单元阵列区域中的上部处；第一位线，延伸到边界区域上并且与第一凹陷区域交叉；位线接触件，在第一凹陷区域中并且接触第一位线；第二位线，与第一凹陷区域间隔开并且与第一位线相邻，第二位线与单元阵列区域和边界区域交叉；单元掩埋绝缘图案，在第一位线接触件的侧表面与第一凹陷区域的内壁之间；以及边界掩埋绝缘图案，覆盖边界区域中的第一位线和第二位线的侧壁并且包括与单元掩埋绝缘图案的材料相同的材料。
-
公开(公告)号：CN117769245A
公开(公告)日：2024-03-26
申请号：CN202310707296.X
申请日：2023-06-14
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了一种集成电路装置，所述集成电路装置包括：基底，包括各自沿第一方向延伸的第一有源区域和第二有源区域；位线，在基底的第一沟槽中沿第一方向延伸，并且在垂直于第一方向的第二方向上布置在第一有源区域与第二有源区域之间；接触结构，包括接触位线的下接触件和接触第一有源区域的上接触件；字线，在基底的第二沟槽中沿第二方向延伸；多个接合垫，在基底上；以及电容器结构，包括在多个接合垫上的多个下电极，其中，位线和字线掩埋在基底的上表面下方。
-
公开(公告)号：CN109616474B
公开(公告)日：2023-10-10
申请号：CN201811156224.6
申请日：2018-09-26
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器件。半导体存储器件包括基板。半导体存储器件包括垂直堆叠在基板上的多个存储单元晶体管。半导体存储器件包括连接到所述多个存储单元晶体管中的至少一个的源极区的第一导电线。半导体存储器件包括连接到所述多个存储单元晶体管的多个栅电极的第二导电线。此外，半导体存储器件包括连接到所述多个存储单元晶体管中的至少一个的漏极区的数据存储元件。
-
Patent Agency Ranking
公开(公告)号：CN110021582B
公开(公告)日：2023-09-19
申请号：CN201811509486.6
申请日：2018-12-11
Applicant: 三星电子株式会社
IPC: H01L23/64
Abstract: 本发明构思提供了一种集成电路器件和制造其的方法。所述集成电路器件可以包括在衬底上方的支撑图案、在衬底上方的下电极图案和电介质结构、以及在电介质结构上的上电极结构。支撑图案可以包括在垂直方向上延伸的第一支撑结构。下电极图案可以在支撑图案与电介质结构之间。下电极图案可以包括彼此间隔开的第一组N个(例如4或更大的整数)下电极，并且可以在垂直方向上延伸到衬底之上的第一水平。电介质结构可以包括在垂直方向上延伸并围绕第一支撑结构和第一组N个下电极的第一电介质突起。上电极结构可以包括围绕第一电介质突起的第一上电极突起。
-
公开(公告)号：CN107706179B
公开(公告)日：2022-12-20
申请号：CN201710673839.5
申请日：2017-08-07
Applicant: 三星电子株式会社
IPC: H01L27/108
Abstract: 本公开提供了半导体存储器件。一种半导体存储器件包括：字线，在半导体基板中在第一方向上延伸；位线结构，在字线之上跨过并在交叉第一方向的第二方向上延伸；以及接触焊盘结构，在平面图中在字线之间且在位线结构之间。间隔物结构在位线结构与接触焊盘结构之间延伸。间隔物结构包括沿着位线结构的侧壁在第二方向上延伸的第一空气间隙以及围绕每个接触焊盘结构并且联接到第一空气间隙的第二空气间隙。
-
公开(公告)号：CN110718550A
公开(公告)日：2020-01-21
申请号：CN201810763279.7
申请日：2018-07-12
Applicant: 三星电子株式会社
IPC: H01L27/108 , H01L21/8242 , H01L21/768
Abstract: 本发明构思涉及一种半导体器件及制造其的方法。一种半导体器件，其包括：限定在半导体衬底中的有源区域；在半导体衬底上的第一接触插塞，第一接触插塞连接到有源区域；在半导体衬底上的位线，位线与第一接触插塞相邻；在第一接触插塞与位线之间的第一气隙间隔物；在第一接触插塞上的着落垫；在位线上的阻挡绝缘层；以及在第一气隙间隔物上的气隙盖层，气隙盖层垂直地重叠第一气隙间隔物，气隙盖层在阻挡绝缘层与着落垫之间，阻挡绝缘层的上表面在与着落垫的上表面相等或比其高的高度处。
-
公开(公告)号：CN110504262A
公开(公告)日：2019-11-26
申请号：CN201910026981.X
申请日：2019-01-11
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 提供了包括器件隔离层的半导体装置。所述半导体装置包括：基底，具有单元区域和核心/外围区域；第一有源区，位于基底的单元区域中；第一器件隔离层，限定第一有源区；第二有源区，位于基底的核心/外围区域中；以及第二器件隔离层，限定第二有源区。在与基底的下表面垂直的第一方向上从基底的下表面到第一器件隔离层的上端的高度小于或等于在第一方向上从基底的下表面到第一有源区的上端的高度。
-
公开(公告)号：CN110034094A
公开(公告)日：2019-07-19
申请号：CN201811360494.9
申请日：2018-11-15
Applicant: 三星电子株式会社
IPC: H01L23/528
Abstract: 一种半导体装置，包括多个导电结构，所述多个导电结构被布置在衬底上，并且在实质上垂直于第一方向的第二方向上彼此间隔开，其中多个导电结构中的每一个在第一方向上延伸。多个接触结构按照交替布置的方式被布置在导电结构之间，并且在第一方向上彼此间隔开。多个绝缘结构被布置在导电结构和接触结构之间的空间中。多个空气间隔件分别被布置在交替布置的多个导电结构和多个接触结构之间，并且在第一方向上彼此间隔开。
-
-
-
-
-
-
-
-
-
Search Results
93
records
(took 0.03 seconds)
