公开(公告)号：CN102122656A

公开(公告)日：2011-07-13

申请号：CN201010521278.5

申请日：2010-10-22

Applicant: 三星电子株式会社

Inventor： 尹在万 ,  洪亨善 ,  田光悦 ,  吉田诚 ,  黄德性 ,  李哲

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/78 ,  H01L27/10 ,  H01L27/108

CPC classification number: H01L27/10897 ,  H01L27/105 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/10894 ,  H01L29/0657 ,  H01L29/42356 ,  H01L29/66666 ,  H01L29/7827

Abstract: 本发明提供了一种竖直型集成电路器件和存储器件。该竖直型集成电路器件包括衬底以及从该衬底竖直地突出的柱。柱包括其中的下杂质区和上杂质区以及在两者之间的竖直沟道区。柱的其中包括下杂质区的部分包括从该柱横向地延伸的台面。器件还包括第一导电线和第二导电线，第一导电线在柱的第一侧壁上延伸并电接触下杂质区，第二导电线在柱的邻近竖直沟道区的第二侧壁上延伸。第二导电线在垂直于第一导电线的方向上延伸并与台面间隔开。还论述了相关器件及其制造方法。

公开(公告)号：CN1655365A

公开(公告)日：2005-08-17

申请号：CN200510008233.7

申请日：2005-02-06

Applicant: 三星电子株式会社

Inventor： 李忠浩 ,  朴东健 ,  尹在万 ,  李哲

IPC: H01L29/78 ,  H01L27/108

CPC classification number: H01L29/785 ,  H01L29/4908 ,  H01L29/66795 ,  H01L29/7854

Abstract: 提供了一种鳍型场效应晶体管(fin FET)，其应用了负字线方案。鳍型FET的栅电极应用了掺有n+杂质的电极，并且不执行用于控制阈值电压的沟道掺杂，或者以低浓度执行沟道掺杂，由此显著改善了鳍型FET的特性。半导体衬底以第一导电类型形成，第一导电类型的鳍型有源区从所述半导体衬底的上表面突出并连接到所述半导体衬底。绝缘层形成在所述半导体衬底上，并且栅极绝缘层形成在所述鳍型有源区的上部和侧壁。栅电极形成在所述绝缘层和所述栅极绝缘层上。源极和漏极形成在所述栅电极两侧的鳍型有源区中。

公开(公告)号：CN101093855B

公开(公告)日：2011-04-06

申请号：CN200710112138.0

申请日：2007-06-19

Applicant: 三星电子株式会社

Inventor： 孙英雄 ,  尹在万 ,  金奉秀 ,  徐亨源

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/06 ,  H01L27/088 ,  H01L21/8234 ,  H01L21/336 ,  H01L21/28 ,  H01L21/265

CPC classification number: H01L21/26513 ,  H01L21/26586 ,  H01L29/4236 ,  H01L29/42376 ,  H01L29/66666 ,  H01L29/66787 ,  H01L29/7827

Abstract: 场效应晶体管包括衬底和远离衬底延伸的柱子。该柱子包括邻近衬底的基体、远离衬底的顶部以及在基体和顶部之间延伸的侧壁。在该侧壁上设置绝缘栅。在柱子底下并邻近绝缘栅的衬底中设置第一源区/漏区。在柱子底下并远离绝缘栅的衬底中设置第二源区/漏区，与第一源区/漏区相比，第二源区/漏区被重掺杂。该柱子可以是基体和顶部之间的中间部分与相邻基体和顶部相比更窄的I-形柱子，以便该侧壁包括基体和顶部之间的凹陷中间部分。

公开(公告)号：CN1897305B

公开(公告)日：2010-05-12

申请号：CN200610105583.X

申请日：2006-07-17

Applicant: 三星电子株式会社

Inventor： 尹在万 ,  朴东建 ,  李忠浩 ,  金圣求 ,  李元锡 ,  朴承培

IPC: H01L29/78 ,  H01L27/108 ,  H01L21/336 ,  H01L21/8242

CPC classification number: H01L29/792 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/115 ,  H01L27/11568 ,  H01L28/91 ,  H01L29/66833 ,  H01L29/7926

Abstract: 垂直沟道半导体衬底包括具有柱子的半导体衬底，该柱子具有上表面。绝缘栅电极围绕柱子的外围。绝缘栅电极在比柱子的上表面低的垂直水平面上具有上表面，以垂直地将绝缘栅电极与柱子的上表面分隔开。第一源区/漏区在与柱子相邻的衬底中。第二源区/漏区设置在柱子的上部区域中，包括柱子的上表面。接触焊盘接触柱子的整个上表面，以电连接到第二源区/漏区。

公开(公告)号：CN101017825A

公开(公告)日：2007-08-15

申请号：CN200710004792.X

申请日：2007-01-30

Applicant: 三星电子株式会社

Inventor： 尹在万 ,  金奉秀 ,  徐亨源 ,  李康润

IPC: H01L27/105 ,  H01L23/522 ,  H01L21/8239 ,  H01L21/768

CPC classification number: H01L29/7828 ,  H01L27/10891 ,  H01L29/42356 ,  H01L29/66666

Abstract: 提供了具有能够减小围绕有源柱的栅电极和连接栅电极的字线之间的界面接触阻抗的垂直沟道的半导体器件及其制造方法。该半导体器件包括多个有源柱，在垂直于半导体衬底的表面的方向上延伸。字线结构形成在外周边上，用于连接在相同的行或列中设置的有源柱。与字线结构相关，顶和底源区/漏区分别形成在有源柱之上和之下。

公开(公告)号：CN1658401A

公开(公告)日：2005-08-24

申请号：CN200510009531.8

申请日：2005-02-21

Applicant: 三星电子株式会社

Inventor： 尹在万 ,  朴东健 ,  李忠浩 ,  吉田诚 ,  李哲

IPC: H01L29/78 ,  H01L21/336 ,  H01L21/28

CPC classification number: H01L29/66666 ,  H01L21/823487 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/66742 ,  H01L29/78618 ,  H01L29/78642

Abstract: 公开了一种MOS晶体管，该MOS晶体管包括在垂直方向上从半导体衬底延伸的栅极结构。该栅极结构包括在垂直方向上从衬底延伸的栅电极，以及包围栅电极的绝缘层。沟道图形包围栅绝缘层，以及第一导电图形在垂直于沟道图形并平行于衬底的第一方向上从沟道图形的下部延伸。第二导电图形在垂直于沟道图形并平行于衬底的第二方向上从沟道图形的上部延伸。由此，根据第一和第二导电图形之间的距离，决定MOS晶体管的沟道长度，以及通过栅极结构的直径决定MOS晶体管的沟道宽度。

公开(公告)号：CN102122656B

公开(公告)日：2015-01-07

申请号：CN201010521278.5

申请日：2010-10-22

Applicant: 三星电子株式会社

Inventor： 尹在万 ,  洪亨善 ,  田光悦 ,  吉田诚 ,  黄德性 ,  李哲

IPC: H01L27/02 ,  H01L29/06 ,  H01L29/78 ,  H01L27/10 ,  H01L27/108

CPC classification number: H01L27/10897 ,  H01L27/105 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/10894 ,  H01L29/0657 ,  H01L29/42356 ,  H01L29/66666 ,  H01L29/7827

Abstract: 本发明提供了一种竖直型集成电路器件和存储器件。该竖直型集成电路器件包括衬底以及从该衬底竖直地突出的柱。柱包括其中的下杂质区和上杂质区以及在两者之间的竖直沟道区。柱的其中包括下杂质区的部分包括从该柱横向地延伸的台面。器件还包括第一导电线和第二导电线，第一导电线在柱的第一侧壁上延伸并电接触下杂质区，第二导电线在柱的邻近竖直沟道区的第二侧壁上延伸。第二导电线在垂直于第一导电线的方向上延伸并与台面间隔开。还论述了相关器件及其制造方法。

公开(公告)号：CN100470837C

公开(公告)日：2009-03-18

申请号：CN200510008233.7

申请日：2005-02-06

Applicant: 三星电子株式会社

Inventor： 李忠浩 ,  朴东健 ,  尹在万 ,  李哲

IPC: H01L29/78 ,  H01L27/108

CPC classification number: H01L29/785 ,  H01L29/4908 ,  H01L29/66795 ,  H01L29/7854

Abstract: 提供了一种鳍型场效应晶体管(fin FET)，其应用了负字线方案。鳍型FET的栅电极应用了掺有n+杂质的电极，并且不执行用于控制阈值电压的沟道掺杂，或者以低浓度执行沟道掺杂，由此显著改善了鳍型FET的特性。半导体衬底以第一导电类型形成，第一导电类型的鳍型有源区从所述半导体衬底的上表面突出并连接到所述半导体衬底。绝缘层形成在所述半导体衬底上，并且栅极绝缘层形成在所述鳍型有源区的上部和侧壁。栅电极形成在所述绝缘层和所述栅极绝缘层上。源极和漏极形成在所述栅电极两侧的鳍型有源区中。

公开(公告)号：CN1661785A

公开(公告)日：2005-08-31

申请号：CN200510065635.0

申请日：2005-02-08

Applicant: 三星电子株式会社

Inventor： 李忠湖 ,  尹在万 ,  朴东健 ,  李哲

IPC: H01L21/336 ,  H01L21/8234 ,  H01L29/78 ,  H01L27/092

CPC classification number: H01L29/66772 ,  H01L29/42384 ,  H01L29/42392 ,  H01L29/785 ,  H01L29/7854 ,  H01L29/78603 ,  H01L29/78648

Abstract: 在一个实施例中，半导体器件包括半导体衬底，该半导体衬底具有下层和覆盖该下层的上层。布置和构造该上层，以形成彼此隔开且自该下层的上表面伸出的第一和第二有源区。桥形的第三有源区与该下层的上表面垂直地隔开且连接该第一和第二有源区。该器件还包括栅电极，该栅电极形成有围绕该第三有源区的栅绝缘层，使得该第三有源区用作沟道。

公开(公告)号：CN101937915B

公开(公告)日：2015-07-29

申请号：CN201010229306.6

申请日：2010-03-26

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  吴容哲 ,  尹在万 ,  郑铉雨 ,  金铉琦 ,  金冈昱

IPC: H01L27/02 ,  H01L29/92 ,  H01L21/77

CPC classification number: H01L27/10817 ,  H01L27/10852 ,  H01L27/10876 ,  H01L27/10894 ,  H01L28/91 ,  H01L29/78

Abstract: 一种半导体器件包括第一晶体管、第二晶体管、绝缘中间层图案以及电容器。第一晶体管形成在基板的第一区。第一晶体管具有从基板向上突出的柱并且在柱的上部提供有杂质区。第二晶体管形成在基板的第二区。绝缘中间层图案形成在第一区和第二区上以覆盖第二晶体管并且暴露出柱的上表面。绝缘中间层图案的上表面实质上比第一区中的柱的上表面高。电容器形成在柱的上部中的杂质区上并且电连接到该杂质区。