公开(公告)号：CN102034824B

公开(公告)日：2015-04-01

申请号：CN201010294401.4

申请日：2010-09-21

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  吴容哲 ,  郑铉雨 ,  金铉琦 ,  金冈昱

IPC: H01L27/108

CPC classification number: H01L27/10891 ,  H01L27/0207 ,  H01L27/10817 ,  H01L27/10885 ,  H01L29/4236

Abstract: 本发明提供一种包括掩埋字线的半导体器件。该半导体器件包括：隔离层，用于限定衬底的多个有源区，其中隔离层设置在衬底上；多条掩埋字线，具有比有源区的上表面低的上表面，被有源区围绕，并在平行于衬底的主表面的第一方向上延伸；栅电介质膜，插设在掩埋字线与有源区之间；以及多条掩埋位线，具有比多条掩埋字线的上表面低的上表面，平行于衬底的主表面，并在不同于第一方向的第二方向上延伸。

公开(公告)号：CN102034824A

公开(公告)日：2011-04-27

申请号：CN201010294401.4

申请日：2010-09-21

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  吴容哲 ,  郑铉雨 ,  金铉琦 ,  金冈昱

IPC: H01L27/108

CPC classification number: H01L27/10891 ,  H01L27/0207 ,  H01L27/10817 ,  H01L27/10885 ,  H01L29/4236

Abstract: 本发明提供一种包括掩埋字线的半导体器件。该半导体器件包括：隔离层，用于限定衬底的多个有源区，其中隔离层设置在衬底上；多条掩埋字线，具有比有源区的上表面低的上表面，被有源区围绕，并在平行于衬底的主表面的第一方向上延伸；栅电介质膜，插设在掩埋字线与有源区之间；以及多条掩埋位线，具有比多条掩埋字线的上表面低的上表面，平行于衬底的主表面，并在不同于第一方向的第二方向上延伸。

公开(公告)号：CN102104005B

公开(公告)日：2015-05-06

申请号：CN201010593037.1

申请日：2010-12-16

Applicant: 三星电子株式会社

Inventor： 金冈昱 ,  吴容哲 ,  金熙中 ,  郑铉雨 ,  金铉琦

IPC: H01L21/336 ,  H01L29/10 ,  H01L29/78

CPC classification number: H01L27/10876 ,  H01L27/10823 ,  H01L27/10885 ,  H01L29/66666 ,  H01L29/7827

Abstract: 本发明公开了一种制造垂直沟道晶体管的方法。该方法包括：在衬底上形成线型有源图案从而在第一水平方向上延伸；在衬底上形成垂直沟道，该垂直沟道在与第一水平方向交叉的第二水平方向上使有源图案隔离，且该垂直沟道垂直地延伸；在衬底上形成在第一水平方向上延伸的掩埋位线；以及沿垂直沟道的至少一个侧表面形成在第二水平方向上延伸的字线。

公开(公告)号：CN101937915A

公开(公告)日：2011-01-05

申请号：CN201010229306.6

申请日：2010-03-26

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  吴容哲 ,  尹在万 ,  郑铉雨 ,  金铉琦 ,  金冈昱

IPC: H01L27/02 ,  H01L29/92 ,  H01L21/77

CPC classification number: H01L27/10817 ,  H01L27/10852 ,  H01L27/10876 ,  H01L27/10894 ,  H01L28/91 ,  H01L29/78

Abstract: 一种半导体器件包括第一晶体管、第二晶体管、绝缘中间层图案以及电容器。第一晶体管形成在基板的第一区。第一晶体管具有从基板向上突出的柱并且在柱的上部提供有杂质区。第二晶体管形成在基板的第二区。绝缘中间层图案形成在第一区和第二区上以覆盖第二晶体管并且暴露出柱的上表面。绝缘中间层图案的上表面实质上比第一区中的柱的上表面高。电容器形成在柱的上部中的杂质区上并且电连接到该杂质区。

公开(公告)号：CN101937915B

公开(公告)日：2015-07-29

申请号：CN201010229306.6

申请日：2010-03-26

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  吴容哲 ,  尹在万 ,  郑铉雨 ,  金铉琦 ,  金冈昱

IPC: H01L27/02 ,  H01L29/92 ,  H01L21/77

CPC classification number: H01L27/10817 ,  H01L27/10852 ,  H01L27/10876 ,  H01L27/10894 ,  H01L28/91 ,  H01L29/78

Abstract: 一种半导体器件包括第一晶体管、第二晶体管、绝缘中间层图案以及电容器。第一晶体管形成在基板的第一区。第一晶体管具有从基板向上突出的柱并且在柱的上部提供有杂质区。第二晶体管形成在基板的第二区。绝缘中间层图案形成在第一区和第二区上以覆盖第二晶体管并且暴露出柱的上表面。绝缘中间层图案的上表面实质上比第一区中的柱的上表面高。电容器形成在柱的上部中的杂质区上并且电连接到该杂质区。

公开(公告)号：CN101783348A

公开(公告)日：2010-07-21

申请号：CN201010004595.X

申请日：2010-01-19

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  吴容哲 ,  郑铉雨 ,  金铉琦 ,  金冈昱

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10808 ,  H01L27/10855 ,  H01L27/10873 ,  H01L27/10885

Abstract: 本发明提供一种半导体存储器器件和制造半导体器件的方法。该半导体存储器器件，包括：第一有源柱结构和第二有源柱结构，所述第一有源柱结构和第二有源柱结构在衬底的上部处突出；掩埋位线，所述掩埋位线中的每个在第一方向上延伸；以及第一栅极图案和第二栅极图案，所述第一栅极图案和第二栅极图案中的每个在第二方向上延伸。第一有源柱结构和第二有源柱结构分别占据奇数行和偶数列行。第一有源柱结构和第二有源柱结构还分别占据偶数列和奇数列。第二有源柱结构的列在第二方向上与第一有源柱结构的列偏移。每个掩埋位线被连接到占据偶数列之一的第一有源柱结构的下部，并且连接到占据相邻奇数列之一的第二有源柱结构的下部。

公开(公告)号：CN102157527B

公开(公告)日：2015-01-07

申请号：CN201010614320.8

申请日：2010-12-30

Applicant: 三星电子株式会社

Inventor： 郑铉雨 ,  金冈昱 ,  吴容哲 ,  金熙中 ,  金铉琦

IPC: H01L27/105 ,  H01L29/06 ,  H01L29/40

CPC classification number: H01L21/823456 ,  H01L27/0207 ,  H01L27/105 ,  H01L27/10894 ,  H01L27/228 ,  H01L27/2454 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/08 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148

Abstract: 本发明提供一种半导体存储器件，该半导体存储器件包括分别设置在形成于有源部分和器件隔离图案中的凹槽的两个内侧壁上的第一掩埋栅和第二掩埋栅。第一掩埋栅和第二掩埋栅彼此独立地受控。

公开(公告)号：CN101783348B

公开(公告)日：2014-10-15

申请号：CN201010004595.X

申请日：2010-01-19

Applicant: 三星电子株式会社

Inventor： 金熙中 ,  吴容哲 ,  郑铉雨 ,  金铉琦 ,  金冈昱

IPC: H01L27/108 ,  H01L21/8242

CPC classification number: H01L27/10808 ,  H01L27/10855 ,  H01L27/10873 ,  H01L27/10885

Abstract: 本发明提供一种半导体存储器器件和制造半导体器件的方法。该半导体存储器器件，包括：第一有源柱结构和第二有源柱结构，所述第一有源柱结构和第二有源柱结构在衬底的上部处突出；掩埋位线，所述掩埋位线中的每个在第一方向上延伸；以及第一栅极图案和第二栅极图案，所述第一栅极图案和第二栅极图案中的每个在第二方向上延伸。第一有源柱结构和第二有源柱结构分别占据奇数行和偶数列行。第一有源柱结构和第二有源柱结构还分别占据偶数列和奇数列。第二有源柱结构的列在第二方向上与第一有源柱结构的列偏移。每个掩埋位线被连接到占据偶数列之一的第一有源柱结构的下部，并且连接到占据相邻奇数列之一的第二有源柱结构的下部。

公开(公告)号：CN102157527A

公开(公告)日：2011-08-17

申请号：CN201010614320.8

申请日：2010-12-30

Applicant: 三星电子株式会社

Inventor： 郑铉雨 ,  金冈昱 ,  吴容哲 ,  金熙中 ,  金铉琦

IPC: H01L27/105 ,  H01L29/06 ,  H01L29/40

CPC classification number: H01L21/823456 ,  H01L27/0207 ,  H01L27/105 ,  H01L27/10894 ,  H01L27/228 ,  H01L27/2454 ,  H01L27/2463 ,  H01L45/06 ,  H01L45/08 ,  H01L45/085 ,  H01L45/1233 ,  H01L45/143 ,  H01L45/144 ,  H01L45/146 ,  H01L45/147 ,  H01L45/148

Abstract: 本发明提供一种半导体存储器件，该半导体存储器件包括分别设置在形成于有源部分和器件隔离图案中的凹槽的两个内侧壁上的第一掩埋栅和第二掩埋栅。第一掩埋栅和第二掩埋栅彼此独立地受控。

公开(公告)号：CN102104005A

公开(公告)日：2011-06-22

申请号：CN201010593037.1

申请日：2010-12-16

Applicant: 三星电子株式会社

Inventor： 金冈昱 ,  吴容哲 ,  金熙中 ,  郑铉雨 ,  金铉琦

IPC: H01L21/336 ,  H01L29/10 ,  H01L29/78

CPC classification number: H01L27/10876 ,  H01L27/10823 ,  H01L27/10885 ,  H01L29/66666 ,  H01L29/7827

Abstract: 本发明公开了一种制造垂直沟道晶体管的方法。该方法包括：在衬底上形成线型有源图案从而在第一水平方向上延伸；在衬底上形成垂直沟道，该垂直沟道在与第一水平方向交叉的第二水平方向上使有源图案隔离，且该垂直沟道垂直地延伸；在衬底上形成在第一水平方向上延伸的掩埋位线；以及沿垂直沟道的至少一个侧表面形成在第二水平方向上延伸的字线。