公开(公告)号：CN1897305B

公开(公告)日：2010-05-12

申请号：CN200610105583.X

申请日：2006-07-17

Applicant: 三星电子株式会社

Inventor： 尹在万 ,  朴东建 ,  李忠浩 ,  金圣求 ,  李元锡 ,  朴承培

IPC: H01L29/78 ,  H01L27/108 ,  H01L21/336 ,  H01L21/8242

CPC classification number: H01L29/792 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/115 ,  H01L27/11568 ,  H01L28/91 ,  H01L29/66833 ,  H01L29/7926

Abstract: 垂直沟道半导体衬底包括具有柱子的半导体衬底，该柱子具有上表面。绝缘栅电极围绕柱子的外围。绝缘栅电极在比柱子的上表面低的垂直水平面上具有上表面，以垂直地将绝缘栅电极与柱子的上表面分隔开。第一源区/漏区在与柱子相邻的衬底中。第二源区/漏区设置在柱子的上部区域中，包括柱子的上表面。接触焊盘接触柱子的整个上表面，以电连接到第二源区/漏区。

公开(公告)号：CN101442053B

公开(公告)日：2012-11-14

申请号：CN200810215206.0

申请日：2008-09-18

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  朴承培

IPC: H01L27/105 ,  H01L27/108 ,  H01L27/115 ,  H01L23/522 ,  H01L21/8239 ,  H01L21/8242 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L29/66621 ,  H01L27/10876 ,  H01L29/4236

Abstract: 公开了在有源区上具有存储节点的半导体器件及其制造方法。该半导体器件包括半导体衬底中的有源区，具有顺序地设置在有源区中的第一、第二和第三区域。半导体衬底中的无源区限定有源区。部分地掩埋在有源和无源区中的栅极图案被安置在第一与第二区域之间或第二与第三区域之间，成直角地与有源区相交。位线图案成直角地与栅极图案相交并且与无源区重叠，该位线图案包括电连接到有源区的第二区域的区域。层间绝缘层覆盖栅极图案。该层间绝缘层上的存储节点电连接到有源区。第一存储节点与第一区域和无源区重叠，并且第二存储节点与第三区域、无源区和位线图案重叠。

公开(公告)号：CN101442053A

公开(公告)日：2009-05-27

申请号：CN200810215206.0

申请日：2008-09-18

Applicant: 三星电子株式会社

Inventor： 赵珉熙 ,  朴承培

IPC: H01L27/105 ,  H01L27/108 ,  H01L27/115 ,  H01L23/522 ,  H01L21/8239 ,  H01L21/8242 ,  H01L21/8247 ,  H01L21/768

CPC classification number: H01L29/66621 ,  H01L27/10876 ,  H01L29/4236

Abstract: 公开了在有源区上具有存储节点的半导体器件及其制造方法。该半导体器件包括半导体衬底中的有源区，具有顺序地设置在有源区中的第一、第二和第三区域。半导体衬底中的无源区限定有源区。部分地掩埋在有源和无源区中的栅极图案被安置在第一与第二区域之间或第二与第三区域之间，成直角地与有源区相交。位线图案成直角地与栅极图案相交并且与无源区重叠，该位线图案包括电连接到有源区的第二区域的区域。层间绝缘层覆盖栅极图案。该层间绝缘层上的存储节点电连接到有源区。第一存储节点与第一区域和无源区重叠，并且第二存储节点与第三区域、无源区和位线图案重叠。

公开(公告)号：CN1897305A

公开(公告)日：2007-01-17

申请号：CN200610105583.X

申请日：2006-07-17

Applicant: 三星电子株式会社

Inventor： 尹在万 ,  朴东建 ,  李忠浩 ,  金圣求 ,  李元锡 ,  朴承培

IPC: H01L29/78 ,  H01L27/108 ,  H01L21/336 ,  H01L21/8242

CPC classification number: H01L29/792 ,  H01L27/10823 ,  H01L27/10876 ,  H01L27/115 ,  H01L27/11568 ,  H01L28/91 ,  H01L29/66833 ,  H01L29/7926

Abstract: 垂直沟道半导体衬底包括具有柱子的半导体衬底，该柱子具有上表面。绝缘栅电极围绕柱子的外围。绝缘栅电极在比柱子的上表面低的垂直水平面上具有上表面，以垂直地将绝缘栅电极与柱子的上表面分隔开。第一源区/漏区在与柱子相邻的衬底中。第二源区/漏区设置在柱子的上部区域中，包括柱子的上表面。接触焊盘接触柱子的整个上表面，以电连接到第二源区/漏区。