半导体器件
    11.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN111952371A

    公开(公告)日:2020-11-17

    申请号:CN202010200281.0

    申请日:2020-03-20

    Abstract: 提供了一种半导体器件,所述半导体器件包括:位于衬底上的有源图案,所述有源图案包括凹槽,所述凹槽具有“V”形;位于所述凹槽上的生长阻止图案;位于所述有源图案的在所述凹槽的相对侧的部分上的栅极结构;在垂直于所述衬底的上表面的竖直方向上彼此间隔开的沟道,每个所述沟道延伸穿过所述栅极结构之一;以及位于所述生长阻止图案上的源/漏层,所述源/漏层接触所述沟道。

    半导体器件
    12.
    发明公开

    公开(公告)号:CN111415991A

    公开(公告)日:2020-07-14

    申请号:CN202010016458.1

    申请日:2020-01-07

    Abstract: 一种半导体器件包括:衬底上沿第一方向延伸的有源区;衬底上与有源区相交并沿第二方向延伸的栅结构;以及在栅结构的至少一侧的有源区上的源/漏区,其中源/漏区包括:在第一方向上彼此间隔开的多个第一外延层,该多个第一外延层包括第一导电类型的第一杂质;以及填充该多个第一外延层之间的空间的第二外延层,第二外延层包括第一导电类型的第二杂质。

    半导体器件
    13.
    发明公开

    公开(公告)号:CN111415990A

    公开(公告)日:2020-07-14

    申请号:CN202010014972.1

    申请日:2020-01-07

    Abstract: 半导体器件包括:有源区,其在衬底上在第一方向上延伸;沟道层,其位于有源区上并竖直地间隔开;栅极结构,其与有源区和沟道层交叉,栅极结构在第二方向上延伸并围绕沟道层;以及源/漏区,其位于栅极结构的一侧的有源区上,源/漏区接触沟道层,源/漏区包括第一外延层和第二外延层,第一外延层具有第一成分并包括第一层和第二层,所述第一层位于沟道层的侧表面上,所述第二层位于源/漏区的下端的有源区上,第二外延层具有与第一成分不同的第二成分,第二外延层在第一方向上位于第一外延层之间,并在第三方向上竖直地位于第一外延层之间。

    半导体装置及其制造方法
    15.
    发明公开

    公开(公告)号:CN117199111A

    公开(公告)日:2023-12-08

    申请号:CN202310514951.X

    申请日:2023-05-09

    Abstract: 一种半导体装置,包括:包括有源图案的衬底;沟道图案,其位于所述有源图案上,所述沟道图案包括多个间隔开并竖直堆叠的半导体图案;源极/漏极图案,其连接到所述多个半导体图案;栅电极,其位于所述多个半导体图案上,所述栅电极包括介于所述多个半导体图案中的相邻半导体图案之间的部分;以及内间隔件,其介于所述栅电极的所述部分与所述源极/漏极图案之间,其中,所述内间隔件是由式(MO)表示的结晶金属氧化物,其中,(O)是氧原子,并且(M)是选自由Mg、Be和Ga组成的组的金属原子。

    半导体装置及其制造方法
    16.
    发明公开

    公开(公告)号:CN117174713A

    公开(公告)日:2023-12-05

    申请号:CN202310302802.7

    申请日:2023-03-23

    Abstract: 提供了半导体装置及其制造方法。该半导体装置包括:鳍状有源区域;器件隔离层,覆盖位于基底上的鳍状有源区域的两个侧壁;栅极结构;纳米片结构,包括多个纳米片;以及源极/漏极区域,设置在鳍状有源区域上并且与栅极结构相邻,其中,源极/漏极区域中的每个源极/漏极区域包括顺序堆叠的缓冲层、内部杂质层和中心杂质层,其中,缓冲层填充两个竖直相邻的纳米片之间的第一凹进和鳍状有源区域的顶表面与纳米片之间的第二凹进,并且其中,所述多个纳米片接触内部杂质层的侧表面。

    半导体装置
    17.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN115706149A

    公开(公告)日:2023-02-17

    申请号:CN202210628825.2

    申请日:2022-06-06

    Abstract: 提供了一种半导体装置。所述半导体装置包括:有源图案,具有下部图案和在第一方向上与下部图案间隔开的片状图案;源/漏图案,在下部图案上,源/漏图案与片状图案接触;以及栅极结构,在源/漏图案的相对侧上,栅极结构沿第二方向彼此间隔开并且包括围绕片状图案的栅电极,其中,源/漏图案包括:第一外延区域,具有锑和铋中的至少一种,第一外延区域具有与下部图案接触但不与片状图案接触的底部,并且底部的厚度在第二方向上远离栅极结构增大然后减小;以及第二外延区域,在第一外延区域上,第二外延区域包括磷。

    集成电路器件
    18.
    发明公开
    集成电路器件 审中-实审

    公开(公告)号:CN114664820A

    公开(公告)日:2022-06-24

    申请号:CN202111256976.1

    申请日:2021-10-27

    Abstract: 一种集成电路(IC)器件包括在衬底上在第一横向方向上纵长地延伸的鳍型有源区。纳米片在垂直方向上与鳍型有源区的鳍顶表面分开。内绝缘间隔物位于衬底与纳米片之间。栅极线包括主栅极部分和子栅极部分。主栅极部分在纳米片上在第二横向方向上纵长地延伸。子栅极部分一体地连接至主栅极部分,并且位于衬底与纳米片之间。源极/漏极区与内绝缘间隔物和纳米片接触。源极/漏极区包括单晶半导体主体和从内绝缘间隔物穿过单晶半导体主体线性地延伸的至少一个下堆垛层错面。

    半导体器件
    19.
    发明授权

    公开(公告)号:CN106972053B

    公开(公告)日:2020-10-13

    申请号:CN201611093812.0

    申请日:2016-12-01

    Abstract: 本发明提供一种半导体器件。该半导体器件包括:包含第一区域和第二区域的基板;在第一区域中的第一和第二栅电极,在基板上彼此平行地形成并且彼此间隔开第一距离;在第二区域中的第三和第四栅电极,在基板上彼此平行地形成并且彼此间隔开大于第一距离的第二距离;在第一区域中形成在基板上在第一和第二栅电极之间的第一凹槽;在第二区域中形成在基板上在第三和第四栅电极之间的第二凹槽;填充第一凹槽的第一外延源极/漏极;以及填充第二凹槽的第二外延源极/漏极,其中第一外延源极/漏极的上表面的最高部分高于第二外延源极/漏极的上表面的最高部分。

    半导体器件
    20.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN119815876A

    公开(公告)日:2025-04-11

    申请号:CN202411939563.7

    申请日:2020-01-07

    Abstract: 半导体器件包括:有源区,其在衬底上在第一方向上延伸;沟道层,其位于有源区上并竖直地间隔开;栅极结构,其与有源区和沟道层交叉,栅极结构在第二方向上延伸并围绕沟道层;以及源/漏区,其位于栅极结构的一侧的有源区上,源/漏区接触沟道层,源/漏区包括第一外延层和第二外延层,第一外延层具有第一成分并包括第一层和第二层,所述第一层位于沟道层的侧表面上,所述第二层位于源/漏区的下端的有源区上,第二外延层具有与第一成分不同的第二成分,第二外延层在第一方向上位于第一外延层之间,并在第三方向上竖直地位于第一外延层之间。

Patent Agency Ranking