公开(公告)号：CN116249344A

公开(公告)日：2023-06-09

申请号：CN202210920829.8

申请日：2022-08-02

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  高洁 ,  金俊秀 ,  尹炅炫 ,  车宜俊 ,  金熙中 ,  黄有商

IPC: H10B12/00

Abstract: 提供了一种半导体器件以及制造该半导体器件的方法。该半导体器件包括：基板，包括依次堆叠的下半导体膜、掩埋绝缘膜和上半导体膜；元件隔离膜，在基板内部限定有源区并包括相对于硅氧化物具有蚀刻选择性的材料；在上半导体膜内部的第一栅极沟槽；第一栅电极，填充第一栅极沟槽的一部分；在元件隔离膜内部的第二栅极沟槽；以及第二栅电极，填充第二栅极沟槽的一部分，其中元件隔离膜的底侧在下半导体膜内部。

公开(公告)号：CN115707234A

公开(公告)日：2023-02-17

申请号：CN202210505849.9

申请日：2022-05-10

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  李基硕 ,  金熙中 ,  黄有商

IPC: H10B12/00

Abstract: 一种半导体存储器件，包括：衬底，该衬底包括有源图案，该有源图案包括第一源/漏区和第二源/漏区；绝缘层，在衬底上；线路结构，在绝缘层上并沿第一方向延伸以与有源图案交叉，线路结构穿透绝缘层且在第一源/漏区上，并且包括与第一源/漏区电连接的位线；以及触点，与线路结构间隔开，并且电连接到第二源/漏区，其中，位线包括：与第一源/漏区竖直重叠的第一部分；以及与绝缘层竖直重叠的第二部分，以及其中，位线的第一部分的顶表面的最低水平在低于位线的第二部分的顶表面的最低水平的水平处。

公开(公告)号：CN113410235A

公开(公告)日：2021-09-17

申请号：CN202110288110.2

申请日：2021-03-17

Applicant: 三星电子株式会社

Inventor： 许仁景 ,  金孝燮 ,  朴素贤 ,  朴台镇 ,  李承宪 ,  崔允硕 ,  韩成熙 ,  黄有商

IPC: H01L27/108

Abstract: 本申请提供了一种半导体存储器件及其制造方法，半导体存储器件包括：第一杂质区和第二杂质区，在半导体衬底中间隔开；位线，电连接到第一杂质区；存储节点接触部，电连接到第二杂质区；气隙，在位线与存储节点接触部之间；着落焊盘，电连接到存储节点接触部；掩埋介电图案，在着落焊盘的侧壁上且在气隙上；以及间隔物封盖图案，在掩埋介电图案与气隙之间。

公开(公告)号：CN113314665A

公开(公告)日：2021-08-27

申请号：CN202110225664.8

申请日：2021-03-01

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  朴哲权 ,  金昭煐 ,  金恩娥 ,  金孝燮 ,  朴素贤 ,  韩成熙 ,  黄有商

IPC: H01L43/02 ,  H01L45/00 ,  H01L27/22 ,  H01L27/24

Abstract: 一种半导体存储器装置，包括：衬底中间隔开的第一杂质区和第二杂质区；器件隔离图案，其位于第一杂质区与第二杂质区之间；位线接触件，其位于第一杂质区上；存储节点接触件，其位于第二杂质区上；以及介电图案，其位于位线接触件与存储节点接触件之间。器件隔离图案的侧壁的上部具有第一倾角，器件隔离图案的侧壁的下部具有与第一倾角不同的第二倾角。

公开(公告)号：CN109980012A

公开(公告)日：2019-07-05

申请号：CN201811462559.0

申请日：2018-11-30

Applicant: 三星电子株式会社 ,  成均馆大学校产学协力团

Inventor： 金真范 ,  金文铉 ,  金亨燮 ,  朴台镇 ,  李宽钦 ,  卢昶佑 ,  玛丽亚·托莱达诺卢克 ,  朴洪培 ,  李始炯 ,  黄成万

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 一种半导体器件包括：衬底；衬底上的栅电极；栅电极的侧壁上的栅极间隔物；穿透栅电极和栅极间隔物的有源图案；以及外延图案，与有源图案和栅极间隔物接触。栅电极在第一方向上延伸。栅极间隔物包括半导体材料层。有源图案在与第一方向交叉的第二方向上延伸。

公开(公告)号：CN109427594A

公开(公告)日：2019-03-05

申请号：CN201811008516.5

申请日：2018-08-31

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金奉秀 ,  金真范 ,  黄有商

IPC: H01L21/336

Abstract: 提供一种制造包括二维(2D)材料的装置的方法，所述方法包括：在基底上形成过渡金属氧化物图案；以及在过渡金属氧化物图案的剩余部分的顶表面和侧表面上形成过渡金属二硫化物层。形成过渡金属二硫化物层的步骤可以包括使用过渡金属二硫化物层替换过渡金属氧化物图案的表面部分。过渡金属二硫化物层包括至少一个原子层，所述至少一个原子层基本平行于过渡金属氧化物图案的剩余部分的表面。

公开(公告)号：CN105489642A

公开(公告)日：2016-04-13

申请号：CN201510645985.8

申请日：2015-10-08

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  朴济民 ,  金大益 ,  金禹珍 ,  李基硕 ,  黄有商

IPC: H01L29/41

Abstract: 本发明提供了一种半导体器件，包括：多个底部电极，其以二维方式排列在衬底上；以及多个晶体管，其分别连接至各底部电极。每个底部电极可包括在第一方向上彼此面对的第一侧表面以及在与第一方向交叉的第二方向上彼此面对的第二侧表面。当在平面图中观看时，第一侧表面和第二侧表面中的至少一个可具有凹进形状。

公开(公告)号：CN120018494A

公开(公告)日：2025-05-16

申请号：CN202411609068.X

申请日：2024-11-12

Applicant: 三星电子株式会社

Inventor： 崔贤根 ,  朴台镇 ,  金锡来 ,  金千培 ,  林晟洙 ,  张有娜 ,  郑贤容

IPC: H10B12/00

Abstract: 提供了一种半导体器件。所述半导体器件包括：第一结构，具有存储块区域和延伸区域；以及第二结构，具有外围电路区域。所述第一结构包括存储单元和字线。所述第二结构包括：半导体主体；贯通绝缘图案，位于所述半导体主体中；以及外围晶体管。所述第一结构和所述第二结构包括将所述字线电连接到所述外围晶体管的字线信号路径。所述字线信号路径包括：字线接触，在所述延伸区域中与所述字线接触；字线布线下结构，电连接到所述字线接触并且从所述延伸区域延伸到所述存储块区域中；以及字线布线连接结构，将所述字线布线下结构电连接到所述字线布线外围结构。

公开(公告)号：CN119155998A

公开(公告)日：2024-12-17

申请号：CN202410751273.3

申请日：2024-06-12

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  李昊相 ,  朴圭述 ,  林晟洙

IPC: H10B12/00

Abstract: 一种半导体器件包括：在第一方向上延伸的位线；字线，在与第一方向交叉的第二方向上延伸，字线在比位线的水平更高的水平处；在位线上的沟道层，沟道层包括垂直部分和延伸部分，垂直部分至少部分地在与字线相同的水平处，延伸部分从垂直部分的上部区域延伸；栅极电介质层，至少部分地在垂直部分和字线之间；以及在延伸部分上的上导电图案，其中延伸部分包括与垂直部分垂直重叠的第一区域和不与垂直部分垂直重叠的第二区域，并且上导电图案具有与延伸部分的侧表面垂直对准的侧表面。

公开(公告)号：CN118829205A

公开(公告)日：2024-10-22

申请号：CN202410170910.8

申请日：2024-02-06

Applicant: 三星电子株式会社

Inventor： 朴台镇 ,  金熙中 ,  朴相在 ,  李基硕 ,  李明东

IPC: H10B12/00

Abstract: 提供了一种半导体存储器件，包括：衬底；基底绝缘膜，其位于衬底的上表面上；多个第一导电图案，其位于基底绝缘膜上并且彼此间隔开，其中，多个第一导电图案在第一方向上延伸；间隔物结构，其位于多个第一导电图案的每一个第一导电图案的侧表面上；阻挡金属膜，其位于间隔物结构的侧表面上，其中，阻挡金属膜延伸穿过基底绝缘膜以电连接到衬底；填充金属膜，其位于阻挡金属膜上，其中，填充金属膜填充多个第一导电图案中的相邻第一导电图案之间的空间的至少一部分；以及电容器结构，其位于填充金属膜上，其中，电容器结构电连接到填充金属膜。