公开(公告)号：CN109300871B

公开(公告)日：2023-05-19

申请号：CN201810794961.2

申请日：2018-07-19

Applicant: 三星电子株式会社

Inventor： 崔朱逸 ,  文光辰 ,  徐柱斌 ,  林东灿 ,  藤崎纯史 ,  李镐珍

IPC: H01L23/488 ,  H01L21/48 ,  H01L25/065

Abstract: 一种半导体器件包括：在基板上的导电部件；钝化层，在基板上并且包括暴露导电部件的至少一部分的开口；以及焊盘结构，在开口中并且位于钝化层上，焊盘结构电连接到导电部件。焊盘结构包括：在开口的内侧壁上共形地延伸的下导电层，下导电层包括顺序地堆叠的导电阻挡层、第一籽晶层、蚀刻停止层和第二籽晶层；第一焊盘层，在下导电层上并且至少部分地填充开口；以及第二焊盘层，在第一焊盘层上并且与下导电层的位于钝化层的顶表面上的外围部分接触。

公开(公告)号：CN115763465A

公开(公告)日：2023-03-07

申请号：CN202210876662.X

申请日：2022-07-25

Applicant: 三星电子株式会社

Inventor： 徐柱斌 ,  金石镐 ,  文光辰

IPC: H01L25/18 ,  H01L25/065 ,  H10B80/00 ,  H01L23/373 ,  H01L23/544 ,  H01L23/488 ,  H01L21/60

Abstract: 提供了一种半导体封装件。所述半导体封装件包括结合在一起的第一半导体芯片和第二半导体芯片，其中，第一半导体芯片包括第一半导体基底、顺序地堆叠在第一半导体基底的第一表面上的第一半导体元件层和第一布线结构、在第一布线结构上的第一连接垫和第一测试垫以及连接到第一连接垫的第一前侧结合垫，其中，第二半导体芯片包括第二半导体基底，顺序地堆叠在第二半导体基底的第三表面上的第二半导体元件层和第二布线结构以及在第二半导体基底的第四表面上结合到第一前侧结合垫的第一后侧结合垫，并且其中，第一测试垫不电连接到第二半导体芯片。

公开(公告)号：CN111162048A

公开(公告)日：2020-05-15

申请号：CN201910627454.4

申请日：2019-07-12

Applicant: 三星电子株式会社

Inventor： 徐柱斌 ,  朴秀晶 ,  金泰成 ,  文光辰 ,  林东灿 ,  崔朱逸

IPC: H01L23/485 ,  H01L23/528 ,  H01L21/768

Abstract: 提供一种具有贯穿硅通路的半导体器件及其制造方法。所述半导体器件包括：第一绝缘中间层，所述第一绝缘中间层设置在衬底的第一表面上；焊盘图案，所述焊盘图案设置在所述第一绝缘中间层的下表面上，所述焊盘图案包括第一铜图案；以及贯穿硅通路，所述贯穿硅通路穿过所述衬底和所述第一绝缘中间层，并接触所述焊盘图案的所述第一铜图案。所述贯穿硅通路包括穿过所述衬底和所述第一绝缘中间层的第一部分，以及在所述第一部分下方并延伸到所述焊盘图案中的所述第一铜图案的一部分的第二部分。所述贯穿硅通路具有在所述第一部分与所述第二部分之间的边界处的弯曲部分。

公开(公告)号：CN119562529A

公开(公告)日：2025-03-04

申请号：CN202411662244.6

申请日：2022-07-25

Applicant: 三星电子株式会社

Inventor： 徐柱斌 ,  金石镐 ,  文光辰

IPC: H10B80/00 ,  H01L23/373 ,  H01L23/544 ,  H01L23/488 ,  H01L21/60

Abstract: 提供了一种半导体封装件。所述半导体封装件包括直接结合在一起的第一半导体芯片和第二半导体芯片，其中，第一半导体芯片包括第一半导体基底、顺序地堆叠在第一半导体基底的第一表面上的第一半导体元件层和第一布线结构、在第一布线结构上的第一连接垫和第一测试垫、第一钝化膜、第一层间绝缘膜、连接垫开口、测试垫开口、第一前侧结合垫以及第一后侧结合垫，其中，第二半导体芯片包括第二半导体基底，顺序地堆叠在第二半导体基底的第三表面上的第二半导体元件层和第二布线结构以及在第二半导体基底的第四表面上结合到第一前侧结合垫的第一后侧结合垫，第一半导体芯片与第二半导体芯片之间没有任何间隙，并且第一测试垫不电连接到第二半导体芯片。

公开(公告)号：CN119447097A

公开(公告)日：2025-02-14

申请号：CN202410448795.6

申请日：2024-04-15

Applicant: 三星电子株式会社

Inventor： 徐柱斌 ,  林东灿 ,  朴秀晶 ,  李准京

IPC: H01L23/538 ,  H01L23/498 ,  H10B80/00 ,  B82Y30/00

Abstract: 一种半导体芯片结构包括多个半导体芯片。每个半导体芯片中包括的接合电极填充有纳米孪晶铜，并且接合电极的至少一部分中设置有细粒铜。

公开(公告)号：CN114068454A

公开(公告)日：2022-02-18

申请号：CN202110549061.3

申请日：2021-05-19

Applicant: 三星电子株式会社

Inventor： 徐柱斌 ,  文光辰 ,  朴建相 ,  朴明珠 ,  朴秀晶 ,  黄载元

IPC: H01L23/48 ,  H01L23/528

Abstract: 提供了一种半导体器件和一种半导体封装件。所述半导体器件包括：半导体衬底，所述半导体衬底具有彼此相对的第一表面和第二表面；有源图案，所述有源图案从所述半导体衬底的所述第一表面突出，所述有源图案包括源极/漏极区；电源轨，所述电源轨电连接到所述源极/漏极区；电力配送网络，所述电力配送网络设置在所述半导体衬底的所述第二表面上；和穿透通路结构，所述穿透通路结构穿透所述半导体衬底并且电连接到所述电源轨和所述电力配送网络。所述穿透通路结构包括：第一导电图案，所述第一导电图案电连接到所述电源轨；和第二导电图案，所述第二导电图案电连接到所述电力配送网络。所述第一导电图案包括与所述第二导电图案不同的材料。

公开(公告)号：CN110739290A

公开(公告)日：2020-01-31

申请号：CN201910633897.4

申请日：2019-07-15

Applicant: 三星电子株式会社

Inventor： 朴秀晶 ,  林东灿 ,  文光辰 ,  徐柱斌 ,  崔朱逸 ,  藤崎纯史

IPC: H01L23/498 ,  H01L23/538 ,  H01L21/48 ,  H01L21/768

Abstract: 提供了一种集成电路器件及其制造方法。集成电路器件包括：衬底；位于所述衬底上的接合焊盘；以及穿过所述衬底并连接到所述接合焊盘的贯穿通路结构。所述贯穿通路结构包括导电插塞、覆盖所述导电插塞的侧壁和下表面的第一导电阻挡层、以及覆盖所述第一导电阻挡层的侧壁的第二导电阻挡层。

公开(公告)号：CN110610913A

公开(公告)日：2019-12-24

申请号：CN201910508897.1

申请日：2019-06-13

Applicant: 三星电子株式会社

Inventor： 崔朱逸 ,  文光辰 ,  朴秀晶 ,  徐柱斌 ,  安振镐 ,  林东灿 ,  藤崎纯史

IPC: H01L23/48

Abstract: 公开了一种半导体器件，所述半导体器件包括：导电图案，所述导电图案位于基板上；钝化层，所述钝化层位于所述基板上并包括部分地暴露所述导电图案的开口；以及焊盘结构，所述焊盘结构设置在所述钝化层上以及所述钝化层的所述开口中并连接到所述导电图案。所述焊盘结构包括填充所述钝化层的所述开口且宽度大于所述开口的宽度的第一金属层和位于所述第一金属层上的第二金属层。所述第一金属层在所述第一金属层的外壁处具有第一厚度，在所述钝化层的顶表面上具有第二厚度以及在所述导电图案的顶表面上具有第三厚度。所述第二厚度大于所述第一厚度，并且所述第三厚度大于所述第二厚度。