-
公开(公告)号：CN106548997B
公开(公告)日：2020-06-09
申请号：CN201610805906.X
申请日：2016-09-06
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L21/60
Abstract: 公开了一种电子器件和一种半导体器件。所述电子器件包括其上具有电气导电的接触焊盘的基底和在接触焊盘上的电气导电的连接端子。连接端子包括导电柱结构和在柱结构上延伸并且与柱结构的侧壁的突出部分接触的焊料层。柱结构可包括下柱层、在下柱层上的扩散阻挡层和在扩散阻挡层上的上柱层。在发明的一些附加实施例中，柱结构的侧壁的突出部分包括扩散阻挡层的上表面的最外侧部分。这可通过使扩散阻挡层的宽度当在横向剖面上观察时大于上柱层的宽度来获得。
-
公开(公告)号：CN106856194B
公开(公告)日：2019-05-31
申请号：CN201610900692.4
申请日：2016-10-17
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/488 , H01L23/482 , H01L21/60
Abstract: 提供了半导体芯片及其制造方法。可以提供一种半导体芯片，该半导体芯片包括：半导体器件层，包括焊盘区域和单元区域；多条最上布线，形成在半导体器件层上并以相等的距离布置在单元区域中；钝化层，形成在单元区域和焊盘区域中；多个热凸起，设置在钝化层上以与所述多条最上布线电绝缘。所述半导体器件层可以包括位于焊盘区域中的多个硅通孔(TSV)结构。所述多条最上布线可以沿一个方向平行延伸并具有相同的宽度。所述钝化层可以至少覆盖单元区域中的所述多条最上布线的顶表面并包括具有波浪形状的顶表面。
-
公开(公告)号：CN106856194A
公开(公告)日：2017-06-16
申请号：CN201610900692.4
申请日：2016-10-17
Applicant: 三星电子株式会社
IPC: H01L23/31 , H01L23/488 , H01L23/482 , H01L21/60
Abstract: 提供了半导体芯片及其制造方法。可以提供一种半导体芯片，该半导体芯片包括：半导体器件层，包括焊盘区域和单元区域；多条最上布线，形成在半导体器件层上并以相等的距离布置在单元区域中；钝化层，形成在单元区域和焊盘区域中；多个热凸起，设置在钝化层上以与所述多条最上布线电绝缘。所述半导体器件层可以包括位于焊盘区域中的多个硅通孔(TSV)结构。所述多条最上布线可以沿一个方向平行延伸并具有相同的宽度。所述钝化层可以至少覆盖单元区域中的所述多条最上布线的顶表面并包括具有波浪形状的顶表面。
-
公开(公告)号：CN119947124A
公开(公告)日：2025-05-06
申请号：CN202411220721.3
申请日：2024-09-02
Applicant: 三星电子株式会社
IPC: H10B80/00 , H01L23/498 , H01L23/31
Abstract: 一种半导体芯片，包括：衬底；衬底上的多个上焊盘，该多个上焊盘包括第一组上焊盘和第二组上焊盘；缓冲层，覆盖第一组上焊盘的侧表面；以及绝缘层，在衬底上围绕第二组上焊盘的侧表面和缓冲层的侧表面，其中，缓冲层包括第一材料，该第一材料的第一杨氏模量小于多个上焊盘中的第二材料的第二杨氏模量。
-
公开(公告)号：CN114256183A
公开(公告)日：2022-03-29
申请号：CN202110822007.1
申请日：2021-07-20
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L25/065 , H01L25/18 , H01L23/31
Abstract: 一种半导体封装件包括：顺序堆叠的第一半导体芯片和第二半导体芯片；以及第一内部连接构件，将第一半导体芯片和第二半导体芯片彼此连接。第一半导体芯片包括：第一衬底，具有彼此相对的第一顶表面和第一底表面；以及在第一顶表面上的第一导电焊盘。第二半导体芯片包括：第二衬底，具有彼此相对的第二顶表面和第二底表面；以及在第二底表面上的第二导电凸块。第一内部连接构件将第一导电焊盘连接到第二导电凸块。第一导电焊盘在一个方向上具有第一宽度。第二导电凸块在该一个方向上具有第二宽度。第一宽度小于第二宽度。
-
Patent Agency Ranking
公开(公告)号：CN113035800A
公开(公告)日：2021-06-25
申请号：CN202011032950.4
申请日：2020-09-27
Applicant: 三星电子株式会社
Abstract: 一种半导体封装件包括：封装基板；下半导体器件，所述下半导体器件布置在所述封装基板上并包括第一贯通电极；第一下连接凸块，所述第一下连接凸块布置在所述封装基板与所述下半导体器件之间，并将所述封装基板电连接到所述第一贯通电极；连接基板，所述连接基板布置在所述封装基板上并包括第二贯通电极；第二下连接凸块，所述第二下连接凸块布置在所述封装基板与所述连接基板之间，并将所述封装基板电连接到所述第二贯通电极；以及上半导体器件，所述上半导体器件布置在所述下半导体器件上，并电连接到所述第一贯通电极和所述第二贯通电极。
-
公开(公告)号：CN112133692A
公开(公告)日：2020-12-25
申请号：CN202010500010.7
申请日：2020-06-04
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L21/66 , H01L21/56 , H01L21/50 , H01L25/00
Abstract: 一种芯片堆叠的半导体封装件包括：第一芯片，其包括第一检测焊盘和第二检测焊盘；第二芯片，其设置在第一芯片上，第二芯片包括面对第一检测焊盘的第三检测焊盘和面对第二检测焊盘的第四检测焊盘；以及第一介质和第二介质，第一介质设置在第一检测焊盘与第三检测焊盘之间以通过第一介质将第一检测焊盘连接到第三检测焊盘，第二介质与第一介质不同，第二介质设置在第二检测焊盘与第四检测焊盘之间以通过第二介质将第二检测焊盘连接到第四检测焊盘。
-
公开(公告)号：CN119695039A
公开(公告)日：2025-03-25
申请号：CN202410532426.5
申请日：2024-04-29
Applicant: 三星电子株式会社
Abstract: 一种半导体封装可以包括第一介电结构、在该第一介电结构中的第一焊盘、设置在该第一介电结构上的第一半导体芯片、以及电连接到该第一焊盘的凸块。第一半导体芯片包括：第一衬底；第一芯片介电层，与第一介电结构接触；以及第一芯片焊盘，与第一焊盘的顶表面接触。第一焊盘可以设置在凸块与第一半导体芯片的第一芯片焊盘之间。第一焊盘可以包括第一导电层和被第一导电层覆盖的第二导电层。凸块可以被定位为相比于距第二导电层的距离更靠近第一导电层。
-
公开(公告)号：CN117810188A
公开(公告)日：2024-04-02
申请号：CN202311089626.X
申请日：2023-08-28
Applicant: 三星电子株式会社
IPC: H01L23/488 , H01L23/482
Abstract: 一种半导体封装件包括第一半导体芯片和第二半导体芯片，所述第一半导体芯片堆叠在所述第二半导体芯片上。所述第一半导体芯片包括：第一基板；第一绝缘层，所述第一绝缘层位于所述第一基板的下表面上；以及第一焊盘，所述第一焊盘通过所述第一绝缘层被暴露。所述第二半导体芯片包括：第二基板；第二绝缘层，所述第二绝缘层位于所述第二基板的上表面上并且接触所述第一绝缘层；以及第二焊盘，所述第二焊盘通过所述第二绝缘层被暴露并且接触所述第一焊盘。所述第一焊盘具有倾斜侧表面和朝向所述第一基板增加的第一宽度，并且所述第二焊盘具有倾斜侧表面和朝向所述第二基板增加的第二宽度。
-
公开(公告)号：CN115985890A
公开(公告)日：2023-04-18
申请号：CN202211245874.4
申请日：2022-10-12
Applicant: 三星电子株式会社
IPC: H01L23/544 , H01L23/31 , H01L23/488 , H01L23/498 , H01L23/522 , H01L23/528 , H01L23/535 , H01L23/482
Abstract: 一种半导体封装可以包括再分布基板、在再分布基板上的第一半导体芯片以及在再分布基板和第一半导体芯片之间的第二半导体芯片。第二半导体芯片可以在第一方向上具有比第一半导体芯片在第一方向上的宽度小的宽度。第一半导体芯片可以包括在其底表面上的第一对准标记图案。第二半导体芯片可以与第一对准标记图案间隔开。第二半导体芯片可以包括在第一半导体芯片的底表面上的第二互连层、在第二互连层的底表面上并暴露第二互连层的边缘区域的底表面的第二半导体基板、以及在第二互连层的边缘区域上的第二对准标记图案。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.03 seconds)
