公开(公告)号：CN119695039A

公开(公告)日：2025-03-25

申请号：CN202410532426.5

申请日：2024-04-29

Applicant: 三星电子株式会社

Inventor： 金导玄 ,  金永善 ,  金柱贤 ,  金孝恩 ,  徐善京 ,  李学宣

IPC: H01L25/07 ,  H01L25/18 ,  H01L23/31 ,  H01L23/48

Abstract: 一种半导体封装可以包括第一介电结构、在该第一介电结构中的第一焊盘、设置在该第一介电结构上的第一半导体芯片、以及电连接到该第一焊盘的凸块。第一半导体芯片包括：第一衬底；第一芯片介电层，与第一介电结构接触；以及第一芯片焊盘，与第一焊盘的顶表面接触。第一焊盘可以设置在凸块与第一半导体芯片的第一芯片焊盘之间。第一焊盘可以包括第一导电层和被第一导电层覆盖的第二导电层。凸块可以被定位为相比于距第二导电层的距离更靠近第一导电层。

公开(公告)号：CN119317119A

公开(公告)日：2025-01-14

申请号：CN202410395508.X

申请日：2024-04-02

Applicant: 三星电子株式会社

Inventor： 金孝恩 ,  李学宣 ,  金导玄 ,  徐善京 ,  赵汊济

IPC: H10B80/00 ,  H01L25/065 ,  H01L23/538 ,  H01L21/56 ,  H01L21/60

Abstract: 本公开涉及半导体封装件以及制造半导体封装件的方法。示例性半导体封装件包括：第一半导体管芯，所述第一半导体管芯包括第一基板和位于所述第一基板上的第一接合层；第二半导体管芯，所述第二半导体管芯设置在所述第一半导体管芯上，所述第二半导体管芯包括第二基板和位于所述第二基板下方的第二接合层；以及氧化硅层，所述氧化硅层插入在所述第一半导体管芯与所述第二半导体管芯之间，其中，在所述氧化硅层中设置有至少一个孔，并且所述至少一个孔的高度为#imgabs0#至2nm。

公开(公告)号：CN119947124A

公开(公告)日：2025-05-06

申请号：CN202411220721.3

申请日：2024-09-02

Applicant: 三星电子株式会社

Inventor： 李学宣 ,  金导玄 ,  金永善 ,  金柱贤 ,  金孝恩 ,  徐善京 ,  赵汊济

IPC: H10B80/00 ,  H01L23/498 ,  H01L23/31

Abstract: 一种半导体芯片，包括：衬底；衬底上的多个上焊盘，该多个上焊盘包括第一组上焊盘和第二组上焊盘；缓冲层，覆盖第一组上焊盘的侧表面；以及绝缘层，在衬底上围绕第二组上焊盘的侧表面和缓冲层的侧表面，其中，缓冲层包括第一材料，该第一材料的第一杨氏模量小于多个上焊盘中的第二材料的第二杨氏模量。