-
公开(公告)号:CN102479771A
公开(公告)日:2012-05-30
申请号:CN201110396465.X
申请日:2011-11-29
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L23/49844 , H01L21/76831 , H01L21/76844 , H01L21/76898 , H01L23/481 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L23/49838 , H01L23/525 , H01L25/0657 , H01L2224/02372 , H01L2224/05009 , H01L2224/13025 , H01L2224/16 , H01L2224/16145 , H01L2224/16227 , H01L2224/17181 , H01L2225/06513 , H01L2225/06544 , H01L2924/15311
Abstract: 本发明提供一种半导体装置及其制造方法和半导体封装件。在一个实施例中,一种半导体装置包括具有第一表面和与第一表面相对的第二表面的半导体基底。第二表面限定再分布槽。基底具有延伸通过基底的通孔。半导体装置还包括设置在通孔中的通孔件。通孔件可以包括顺序形成在通孔的内壁上的通孔绝缘层、阻挡层。通孔件还可以包括与阻挡层相邻的导电连接件。半导体装置另外包括形成在基底的第二表面上的绝缘层图案。绝缘层图案限定暴露通孔件的顶表面的一定区域的开口。半导体装置包括设置在槽中并电连接到通孔件的再分布层。绝缘层图案与导电连接件的一定区域叠置。
-
公开(公告)号:CN110277326B
公开(公告)日:2025-04-18
申请号:CN201811265967.7
申请日:2018-10-29
Applicant: 三星电子株式会社
IPC: H01L21/66 , H01L23/31 , H01L23/552
Abstract: 本发明提供了一种半导体封装件。该半导体封装件包括半导体封装衬底。绝缘层设置在半导体封装衬底上。半导体芯片设置在半导体封装衬底上并被绝缘层覆盖。反射层设置在绝缘层上并与半导体芯片间隔开。反射层被配置为选择性将辐射透射到绝缘层。保护层设置在反射层上。
-
公开(公告)号:CN110277326A
公开(公告)日:2019-09-24
申请号:CN201811265967.7
申请日:2018-10-29
Applicant: 三星电子株式会社
IPC: H01L21/66 , H01L23/31 , H01L23/552
Abstract: 本发明提供了一种半导体封装件。该半导体封装件包括半导体封装衬底。绝缘层设置在半导体封装衬底上。半导体芯片设置在半导体封装衬底上并被绝缘层覆盖。反射层设置在绝缘层上并与半导体芯片间隔开。反射层被配置为选择性将辐射透射到绝缘层。保护层设置在反射层上。
-
公开(公告)号:CN102468281B
公开(公告)日:2016-09-07
申请号:CN201110356167.8
申请日:2011-11-08
Applicant: 三星电子株式会社
IPC: H01L25/00 , H01L25/065 , H01L23/48 , H01L21/50
CPC classification number: H01L23/481 , H01L24/81 , H01L25/0657 , H01L27/108 , H01L2224/16 , H01L2225/06513 , H01L2225/06541 , H01L2225/06555 , H01L2924/12042 , H01L2924/14 , H01L2924/181 , H01L2924/351 , Y10T428/12708 , H01L2924/00
Abstract: 本发明公开了一种半导体装置及其制造方法。该半导体装置包括:第一半导体芯片;第一连接结构,设置在第一半导体芯片的第一侧上;第二半导体芯片,设置在第一半导体芯片的第二侧上;以及第二连接结构,设置在第一半导体芯片和第二半导体芯片之间,其中,第二连接结构的数量少于第一连接结构的数量。
-
公开(公告)号:CN102479771B
公开(公告)日:2016-03-30
申请号:CN201110396465.X
申请日:2011-11-29
Applicant: 三星电子株式会社
IPC: H01L23/538 , H01L21/768
CPC classification number: H01L23/49844 , H01L21/76831 , H01L21/76844 , H01L21/76898 , H01L23/481 , H01L23/49816 , H01L23/49822 , H01L23/49827 , H01L23/49838 , H01L23/525 , H01L25/0657 , H01L2224/02372 , H01L2224/05009 , H01L2224/13025 , H01L2224/16 , H01L2224/16145 , H01L2224/16227 , H01L2224/17181 , H01L2225/06513 , H01L2225/06544 , H01L2924/15311
Abstract: 本发明提供一种半导体装置及其制造方法和半导体封装件。在一个实施例中,一种半导体装置包括具有第一表面和与第一表面相对的第二表面的半导体基底。第二表面限定再分布槽。基底具有延伸通过基底的通孔。半导体装置还包括设置在通孔中的通孔件。通孔件可以包括顺序形成在通孔的内壁上的通孔绝缘层、阻挡层。通孔件还可以包括与阻挡层相邻的导电连接件。半导体装置另外包括形成在基底的第二表面上的绝缘层图案。绝缘层图案限定暴露通孔件的顶表面的一定区域的开口。半导体装置包括设置在槽中并电连接到通孔件的再分布层。绝缘层图案与导电连接件的一定区域叠置。
-
公开(公告)号:CN102446863A
公开(公告)日:2012-05-09
申请号:CN201110306691.4
申请日:2011-10-08
Applicant: 三星电子株式会社
IPC: H01L21/98 , H01L21/56 , H01L25/00 , H01L25/065 , H01L23/31
CPC classification number: H01L23/49811 , H01L21/561 , H01L21/563 , H01L21/568 , H01L21/6835 , H01L23/291 , H01L23/3121 , H01L23/481 , H01L24/02 , H01L24/05 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/81 , H01L24/83 , H01L24/94 , H01L24/97 , H01L25/0657 , H01L25/18 , H01L25/50 , H01L2221/68327 , H01L2221/6834 , H01L2224/02372 , H01L2224/024 , H01L2224/0401 , H01L2224/0557 , H01L2224/13023 , H01L2224/13024 , H01L2224/13025 , H01L2224/16146 , H01L2224/16225 , H01L2224/17181 , H01L2224/32225 , H01L2224/73204 , H01L2224/81005 , H01L2224/83005 , H01L2224/83104 , H01L2224/94 , H01L2224/95001 , H01L2224/97 , H01L2225/06513 , H01L2225/06541 , H01L2225/06565 , H01L2225/06568 , H01L2924/00014 , H01L2924/01013 , H01L2924/01024 , H01L2924/01025 , H01L2924/01029 , H01L2924/01033 , H01L2924/01044 , H01L2924/01047 , H01L2924/01073 , H01L2924/01074 , H01L2924/01079 , H01L2924/014 , H01L2924/09701 , H01L2924/12042 , H01L2924/1434 , H01L2924/15311 , H01L2924/15787 , H01L2924/15788 , H01L2924/181 , H01L2924/1811 , H01L2924/18161 , H01L2224/81 , H01L2224/83 , H01L2924/00 , H01L2224/05552
Abstract: 本发明提供一种半导体封装件及其制造方法。一种形成具有大容量和减小或最小化的体积的半导体封装件的方法包括以下步骤:利用粘结层将半导体基底附接在支撑基底上,其中,半导体基底包括多个第一半导体芯片和芯片切割区域;在多个第一半导体芯片中的第一个和第二个之间形成具有第一切口宽度的第一切割凹槽,从而将半导体基底分成多个第一半导体芯片;将分别与第一半导体芯片对应的多个第二半导体芯片附接到多个第一半导体芯片;形成模塑层以填充第一切割凹槽;在模塑层中形成具有比第一切口宽度小的第二切口宽度的第二切割凹槽,以将模塑层分成覆盖多个第一半导体芯片中的一个和多个第二半导体芯片中的相应的一个的各个模塑层。
-
-
-
-
-