公开(公告)号：CN104576861B

公开(公告)日：2019-04-12

申请号：CN201410562329.7

申请日：2014-10-21

Applicant: 三星电子株式会社

Inventor： 金峻渊 ,  卓泳助 ,  金在均 ,  金柱成 ,  朴永洙 ,  蔡秀熙

IPC: H01L33/12 ,  H01L33/00

Abstract: 本发明提供半导体缓冲结构、半导体器件以及制造半导体器件的方法。该半导体缓冲结构包括硅衬底、形成在硅衬底上的成核层以及形成在成核层上的缓冲层。缓冲层包括由具有均匀的组分比的氮化物半导体材料形成的第一层、在第一层上的由与成核层相同的材料形成的第二层以及在第二层上的由与第一层相同的材料以相同的组分比形成的第三层。

公开(公告)号：CN103489896B

公开(公告)日：2017-09-01

申请号：CN201310231295.9

申请日：2013-06-09

Applicant: 三星电子株式会社

Inventor： 卓泳助 ,  金在均 ,  金峻渊 ,  李在垣 ,  崔孝枝

IPC: H01L29/06 ,  H01L21/02 ,  H01L33/12

CPC classification number: H01L29/267 ,  H01L21/02381 ,  H01L21/02447 ,  H01L21/02458 ,  H01L21/02488 ,  H01L21/0254 ,  H01L29/16 ,  H01L29/2003 ,  H01L33/007 ,  H01L33/12

Abstract: 本发明公开了一种氮化镓基半导体器件及其制造方法。所述氮化镓基半导体器件包括同时掺杂有相对较高浓度的硼（B）和锗（Ge）的硅基衬底、所述硅基衬底上的缓冲层、以及所述缓冲层上的氮化物叠层。硼（B）和锗（Ge）的掺杂浓度可以大于1×1019/cm3。

公开(公告)号：CN102420278B

公开(公告)日：2015-11-25

申请号：CN201110295166.7

申请日：2011-09-26

Applicant: 三星电子株式会社

Inventor： 卓泳助 ,  李在垣 ,  朴永洙 ,  金峻渊

IPC: H01L33/12 ,  H01L33/14 ,  H01L33/02 ,  H01L33/00

CPC classification number: H01L21/0254 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02502 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0259 ,  H01L21/02642 ,  H01L21/02664 ,  H01L33/007 ,  H01L33/12 ,  H01L33/32

Abstract: 本发明提供了一种半导体器件及其制造方法，所述半导体器件包括基底、位于所述基底上的缓冲层和位于所述缓冲层上的多个氮化物半导体层。所述半导体器件还包括位于所述多个氮化物半导体层之间的至少一个掩蔽层和至少一个夹层。所述至少一个夹层位于所述至少一个掩蔽层上。

公开(公告)号：CN103578926A

公开(公告)日：2014-02-12

申请号：CN201310347252.7

申请日：2013-08-09

Applicant: 三星电子株式会社

Inventor： 卓泳助 ,  金在均 ,  金柱成 ,  金峻渊 ,  李在垣 ,  崔孝枝

IPC: H01L21/02

CPC classification number: H01L33/12 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02505 ,  H01L21/02507 ,  H01L21/0251 ,  H01L21/0254 ,  H01L33/0066 ,  H01L33/0079

Abstract: 本发明提供一种制造半导体器件的方法。所述方法包括：制备硅衬底；在硅衬底上形成缓冲层；以及在缓冲层上形成氮化物半导体层。缓冲层包括第一层、第二层和第三层。第一层包括AlxInyGa1-x-yN（0≤x≤1，0≤y≤1，0≤x+y≤1），并且其晶格常数（LP1）小于硅衬底的晶格常数（LP0）。第二层被形成在第一层上，其包括AlxInyGa1-x-yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且其晶格常数（LP2）大于第一层的晶格常数（LP1）并小于硅衬底的晶格常数（LP0）。第三层被形成在第二层上，其包括AlxInyGa1-x-yN（0≤x＜1，0≤y＜1，0≤x+y＜1），并且其晶格常数（LP3）小于第二层的晶格常数（LP2）。

公开(公告)号：CN107658243B

公开(公告)日：2024-06-21

申请号：CN201710619640.4

申请日：2017-07-26

Applicant: 三星电子株式会社

Inventor： 姜三默 ,  金峻渊 ,  卓泳助 ,  金美贤 ,  朴永洙

IPC: H01L21/67 ,  H01L21/687

Abstract: 本申请提供了一种用于制造衬底的设备，包括：沉积室壳体，其容纳生长衬底；供给喷嘴，其将用于在生长衬底上形成目标大尺寸衬底的沉积气体供应至沉积室壳体中；基座，其支撑生长衬底并且将生长衬底的后表面暴露于蚀刻气体；以及内衬，其连接至基座。内衬将蚀刻气体与沉积气体隔离，并且将蚀刻气体引向生长衬底的后表面。基座包括暴露生长衬底的后表面的中心孔以及支撑生长衬底的支撑突出物，支撑突出物从基座的限定了中心孔的内侧壁朝向中心孔的中心突出。

公开(公告)号：CN111009601A

公开(公告)日：2020-04-14

申请号：CN201910628665.X

申请日：2019-07-12

Applicant: 三星电子株式会社

Inventor： 李东建 ,  金柱成 ,  徐钟旭 ,  卓泳助

IPC: H01L33/24 ,  H01L33/08 ,  H01L33/32 ,  H01L33/00

Abstract: 半导体发光装置包括第一半导体层，其在衬底上并具有第一导电类型；有源层，其在第一半导体层上；第二半导体层，其在有源层上并具有第二导电类型，第二半导体层掺杂有镁，并且具有基本平行于衬底的上表面的上表面以及相对于衬底的上表面倾斜的侧表面；以及第三半导体层，其在第二半导体层上并具有第二导电类型，第三半导体层掺杂有不同于第二半导体层的镁浓度的镁浓度，并且第三半导体层具有基本平行于衬底的上表面的上表面，以及相对于衬底的上表面倾斜的侧表面。

公开(公告)号：CN110034214A

公开(公告)日：2019-07-19

申请号：CN201811509616.6

申请日：2018-12-11

Applicant: 三星电子株式会社

Inventor： 卓泳助 ,  姜三默 ,  金美贤 ,  金柱成 ,  朴永焕 ,  徐钟旭

IPC: H01L33/12 ,  H01L33/22 ,  H01L33/46

Abstract: 一种半导体发光装置，包括：发光堆叠件，其包括第一导电半导体层、有源层和第二导电半导体层；穿过第二导电半导体层和有源层的多个孔；沿着发光堆叠件的边缘延伸的沟槽，所述沟槽延伸穿过第二导电半导体层和有源层；以及位于所述多个孔内和沟槽内的反射金属层。

公开(公告)号：CN107978659A

公开(公告)日：2018-05-01

申请号：CN201710984379.8

申请日：2017-10-20

Applicant: 三星电子株式会社

Inventor： 金美贤 ,  姜三默 ,  金峻渊 ,  卓泳助 ,  朴永洙

IPC: H01L33/00

CPC classification number: C30B25/186 ,  C30B25/02 ,  C30B25/10 ,  C30B25/16 ,  C30B25/183 ,  C30B29/06 ,  C30B29/406 ,  C30B33/12 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/02658 ,  H01L21/7806 ,  H01L33/0079 ,  H01L33/0075

Abstract: 本申请涉及一种制造GaN衬底的方法。在制造GaN衬底的方法中，可在硅衬底的第一表面上形成覆盖层。可在硅衬底的第二表面上形成缓冲层。第二表面可与第一表面相对。通过执行氢化物气相外延工艺，可在缓冲层上形成GaN衬底。可移除覆盖层和硅衬底。

公开(公告)号：CN107658243A

公开(公告)日：2018-02-02

申请号：CN201710619640.4

申请日：2017-07-26

Applicant: 三星电子株式会社

Inventor： 姜三默 ,  金峻渊 ,  卓泳助 ,  金美贤 ,  朴永洙

IPC: H01L21/67 ,  H01L21/687

CPC classification number: C30B25/165 ,  C23C14/0617 ,  C23C14/221 ,  C23C14/54 ,  C23C16/01 ,  C23C16/0272 ,  C23C16/303 ,  C23C16/455 ,  C23C16/4585 ,  C23C16/52 ,  C30B25/12 ,  C30B25/14 ,  C30B25/183 ,  C30B29/406 ,  H01J37/00 ,  H01L21/02002 ,  H01L21/02381 ,  H01L21/0254 ,  H01L21/0262 ,  H01L21/68721 ,  H01L21/68735 ,  H01L21/7806 ,  H01L21/67011 ,  H01L21/68785

Abstract: 本申请提供了一种用于制造衬底的设备，包括：沉积室壳体，其容纳生长衬底；供给喷嘴，其将用于在生长衬底上形成目标大尺寸衬底的沉积气体供应至沉积室壳体中；基座，其支撑生长衬底并且将生长衬底的后表面暴露于蚀刻气体；以及内衬，其连接至基座。内衬将蚀刻气体与沉积气体隔离，并且将蚀刻气体引向生长衬底的后表面。基座包括暴露生长衬底的后表面的中心孔以及支撑生长衬底的支撑突出物，支撑突出物从基座的限定了中心孔的内侧壁朝向中心孔的中心突出。

公开(公告)号：CN101997071A

公开(公告)日：2011-03-30

申请号：CN201010256572.8

申请日：2010-08-17

Applicant: 三星电子株式会社

Inventor： 金峻渊 ,  洪贤基 ,  卓泳助 ,  李在原 ,  丁亨洙

IPC: H01L33/20 ,  H01L33/00

CPC classification number: H01L33/007 ,  H01L21/0237 ,  H01L21/02439 ,  H01L21/0254 ,  H01L21/02639 ,  H01L21/0265 ,  H01L27/156 ,  H01L33/0079 ,  H01L33/12 ,  H01L33/20

Abstract: 本发明涉及衬底结构及其制造方法。通过在缓冲层之下形成衬底的突出区域以及在缓冲层上形成半导体层而制造衬底结构，由此在除了在形成突出部的区域以外的区域将衬底与缓冲层分开。不与衬底接触的缓冲层上的半导体层具有独立特性，可以减少或防止位错或裂纹。