-
公开(公告)号:CN117476832A
公开(公告)日:2024-01-30
申请号:CN202310858488.0
申请日:2023-07-13
申请人: 三星电子株式会社
摘要: 本公开涉及一种发光结构、显示装置和显示装置的制造方法。该发光结构包括:基板;第一外延结构,设置在基板上;第二外延结构,设置在第一外延结构上;以及第三外延结构,设置在第二外延结构上。第一外延结构、第二外延结构和第三外延结构中的每个以依次堆叠结构包括第一导电性的第一半导体层、载流子阻挡层、有源层和第二导电性的第二半导体层。
-
-
公开(公告)号:CN113049129A
公开(公告)日:2021-06-29
申请号:CN202011054017.7
申请日:2020-09-29
申请人: 三星电子株式会社
摘要: 一种温度测量电路,包括:带隙基准电路,被配置为生成与工作温度无关的固定的带隙基准电压;基准电压生成器电路,被配置为通过调整所述带隙基准电压生成测量基准电压;感测电路,被配置为基于偏置电流生成温变电压,其中,所述温变电压根据所述工作温度变化;模数转换器电路,被配置为基于所述测量基准电压和所述温变电压生成指示所述工作温度的第一数字代码;以及模拟内置自测试(BIST)电路,被配置为生成多个标志信号,其指示所述带隙基准电压、所述测量基准电压和与所述偏置电流相对应的偏置电压中的每一个是否包括在预定范围内。
-
-
公开(公告)号:CN104425665A
公开(公告)日:2015-03-18
申请号:CN201410431583.3
申请日:2014-08-28
申请人: 三星电子株式会社
CPC分类号: H01L33/06 , H01L33/007 , H01L33/12 , H01L33/14 , H01L33/32
摘要: 根据示例实施例,一种半导体发光器件包括第一半导体层、第一半导体层上的凹坑扩大层、凹坑扩大层上的有源层、空穴注入层以及空穴注入层上的第二半导体层。第一半导体层掺杂有第一导电类型的掺杂物。凹坑扩大层的上表面和有源层的侧表面在位错上限定了具有斜表面的凹坑。凹坑为倒棱锥形空间。空穴注入层位于有源层的顶表面和凹坑的斜表面上。第二半导体层掺杂有与第一导电类型不同的第二导电类型的掺杂物。
-
公开(公告)号:CN115513348A
公开(公告)日:2022-12-23
申请号:CN202210115723.0
申请日:2022-02-07
申请人: 三星电子株式会社
摘要: 提供了一种基板结构,其包括:基板;设置在基板上的缓冲层;设置在缓冲层上的多孔半导体层,该多孔半导体层具有多个空隙;设置在多孔半导体层上的多个半导体发光结构,所述多个半导体发光结构具有垂直延伸的纳米棒形状;以及设置在所述多个半导体发光结构中的每个的侧壁上的钝化膜,该钝化膜具有绝缘性质。
-
公开(公告)号:CN113284882A
公开(公告)日:2021-08-20
申请号:CN202110149012.0
申请日:2021-02-03
申请人: 三星电子株式会社
摘要: 提供了一种半导体发光装置和显示设备。该半导体发光装置包括:棒形式的发光结构,其包括第一导电类型半导体层、有源层和第二导电类型半导体层,并且具有第一表面、与第一表面相对的第二表面和连接第一表面和第二表面的侧表面;再生长半导体层,其围绕发光结构的整个侧表面,并且具有在沿着侧表面的周边的第一位置处的第一厚度和在沿着侧表面的周边的第二位置处的与第一厚度不同的第二厚度;第一电极,其位于发光结构的第一表面上,并且连接到第一导电类型半导体层;以及第二电极,其位于发光结构的第二表面上,并且连接到第二导电类型半导体层。
-
公开(公告)号:CN110729321A
公开(公告)日:2020-01-24
申请号:CN201910231211.9
申请日:2019-03-26
申请人: 三星电子株式会社
摘要: 本公开提供一种发光装置封装件,包括:单元阵列,其具有第一表面和与第一表面相对的第二表面,并且在第一表面的水平延伸线的一部分上包括半导体发光单元,半导体发光单元中的每一个包括第一导电类型半导体层以及顺序地位于包括第一导电类型半导体层的侧壁的层表面上的有源层和第二导电类型半导体层;波长转换单元,其分别对应于半导体发光单元,并且波长转换单元中的每一个布置成对应于第一导电类型半导体层;阻挡结构,其布置在与单元阵列对应的波长转换单元之间;以及开关单元,其布置在阻挡结构中并且电连接到半导体发光单元。
-
公开(公告)号:CN106206863B
公开(公告)日:2018-12-14
申请号:CN201610364734.7
申请日:2016-05-27
申请人: 三星电子株式会社
摘要: 提供了制造半导体衬底的方法以及用于半导体生长的衬底。所述制造半导体衬底的方法可以包括:在生长衬底上形成缓冲层;在所述缓冲层中形成多个开口,所述多个开口穿过所述缓冲层并且彼此分隔开;在所述生长衬底上形成多个腔,所述多个腔排列为分别对应于所述多个开口;在所述缓冲层上生长半导体层,生长所述半导体层包括用所述半导体层填充所述多个开口;以及将所述缓冲层和所述半导体层从所述生长衬底分离,其中所述生长衬底与所述缓冲层之间的分界处的所述多个开口中的每一个的直径小于所述分界处的所述多个腔中的每一个的直径。
-
公开(公告)号:CN104576861A
公开(公告)日:2015-04-29
申请号:CN201410562329.7
申请日:2014-10-21
申请人: 三星电子株式会社
CPC分类号: H01L33/0025 , H01L21/02381 , H01L21/02433 , H01L21/02458 , H01L21/02505 , H01L21/0254 , H01L33/007 , H01L33/0079 , H01L33/12 , H01L33/32 , H01L33/382 , H01L2933/0016
摘要: 本发明提供半导体缓冲结构、半导体器件以及制造半导体器件的方法。该半导体缓冲结构包括硅衬底、形成在硅衬底上的成核层以及形成在成核层上的缓冲层。缓冲层包括由具有均匀的组分比的氮化物半导体材料形成的第一层、在第一层上的由与成核层相同的材料形成的第二层以及在第二层上的由与第一层相同的材料以相同的组分比形成的第三层。
-
-
-
-
-
-
-
-
-