-
公开(公告)号：CN110504272B
公开(公告)日：2024-07-16
申请号：CN201910275192.X
申请日：2019-04-08
Applicant: 三星电子株式会社
IPC: H10B41/27 , H10B41/35 , H10B41/41 , H01L21/768
Abstract: 本发明提供了一种半导体装置。所述半导体装置包括设置在基底上的堆叠结构。堆叠结构包括多个栅电极。所述半导体装置还包括设置在基底上并穿过堆叠结构的第一结构以及设置在基底上的第二结构。第二结构设置在堆叠结构的外部，面向第一结构并与第一结构间隔开。第一结构包括穿过所述多个栅电极的至少一部分并在堆叠结构的外部延伸的多条分离线，并且第二结构由与第一结构的材料相同的材料形成。
-
公开(公告)号：CN117641934A
公开(公告)日：2024-03-01
申请号：CN202311055664.3
申请日：2023-08-21
Applicant: 三星电子株式会社
Abstract: 公开了垂直非易失性存储器件和制造其的方法。非易失性存储器件包括基板，基板包括单元阵列区和延伸区。第一栅极结构层包括第一栅极层。接触分离层在延伸区上在第一栅极结构层上。在第一栅极结构层和接触分离层上的第二栅极结构层包括第二栅极层。第一金属接触在延伸区中在基板和接触分离层之间沿垂直方向延伸穿过第一栅极结构层。第二金属接触在延伸区中沿垂直方向延伸穿过第二栅极结构层。接触分离层在第一和第二金属接触之间，每个第二金属接触与第一金属接触中的相应一个在垂直方向上对齐。每个第一电极垫从第一金属接触中的相应一个的侧壁延伸。每个第二电极垫从第二金属接触中的相应一个的侧壁延伸。
-
公开(公告)号：CN112271180B
公开(公告)日：2021-12-28
申请号：CN202011037677.4
申请日：2018-07-17
Applicant: 三星电子株式会社
IPC: H01L27/11565 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11524 , H01L27/11575 , H01L27/11582 , H01L29/423
Abstract: 一种半导体器件包括第一栅电极，第一栅电极包括第一下电极、设置在第一下电极之上并包括第一垫区域的第一上电极、以及设置在第一下电极与第一上电极之间的一个或更多个第一中间电极。第二栅电极包括第二下电极、设置在第二下电极之上的第二上电极、以及设置在第二下电极与第二上电极之间的一个或更多个第二中间电极。第二栅电极顺序地堆叠在第一上电极之上，同时暴露第一垫区域。第一下电极在第一方向上比第一上电极更进一步延伸第一长度。第二下电极在第一方向上比第二上电极更进一步延伸不同于第一长度的第二长度。
-
公开(公告)号：CN111916458A
公开(公告)日：2020-11-10
申请号：CN202010282827.1
申请日：2020-04-08
Applicant: 三星电子株式会社
IPC: H01L27/11529 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 一种垂直存储器件包括位于衬底上的多个沟道、沟道连接图案、多个栅电极以及顺序堆叠的蚀刻停止图案和阻挡图案。所述沟道在与所述衬底的上表面垂直的第一方向上延伸。所述沟道连接图案在与所述衬底的所述上表面平行的第二方向上延伸以覆盖所述沟道的外侧壁。所述多个栅电极在所述沟道连接图案上沿所述第一方向彼此间隔开，并沿所述第二方向延伸以围绕所述多个沟道。所述蚀刻停止图案和所述阻挡图案在所述沟道连接图案的在第三方向上的端部沿第三方向顺序地堆叠，所述第三方向与所述衬底的所述上表面平行并与所述第二方向交叉，所述蚀刻停止图案和所述阻挡图案包括彼此不同的材料。
-
公开(公告)号：CN110137179A
公开(公告)日：2019-08-16
申请号：CN201811522184.2
申请日：2018-12-13
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11578
Abstract: 本发明提供了一种垂直型存储器装置，所述垂直型存储器装置包括：基底，具有单元阵列区和设置为邻近于所述单元阵列区的连接区；多个栅电极层，堆叠在所述单元阵列区和所述连接区上；多个沟道结构，设置在所述单元阵列区中；多个虚设沟道结构，设置在所述连接区中；以及多个狭缝，在所述单元阵列区中设置在所述多个栅电极层中。所述多个栅电极层在所述连接区中形成台阶结构，所述多个沟道结构穿透所述多个栅电极层，所述多个虚设沟道结构穿透所述多个栅电极层中的至少一个。
-
Patent Agency Ranking
公开(公告)号：CN120035146A
公开(公告)日：2025-05-23
申请号：CN202411003152.7
申请日：2024-07-25
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件和一种包括该半导体器件的电子系统，该半导体器件可以包括：外围电路结构，其包括连接到位于半导体衬底上的外围电路的第一键合焊盘；以及单元阵列结构，其包括键合到所述第一键合焊盘的第二键合焊盘。单元阵列结构可以包括：分隔结构，其贯穿堆叠结构；竖直沟道图案，其贯穿堆叠结构；位于堆叠结构上的源极导电图案，该源极导电图案连接到竖直沟道图案；上电介质层，其覆盖源极导电图案；以及上通路，其贯穿上电介质层。堆叠结构可以包括竖直地交替堆叠的层间电介质层和导电图案。分隔结构可以包括位于电介质图案上的停止图案。源极导电图案可以与停止图案的顶表面接触。上通路可以连接到停止图案上的源极导电图案。
-
公开(公告)号：CN117479540A
公开(公告)日：2024-01-30
申请号：CN202310702443.4
申请日：2023-06-14
Applicant: 三星电子株式会社
Abstract: 提供了一种电子系统和半导体装置。该半导体装置包括：衬底，其包括存储器单元区域和连接区域。存储器堆叠件包括在存储器单元区域和连接区域中在与衬底的上表面平行的水平方向上延伸的多条字线。多条字线在竖直方向上彼此重叠。支撑件位于连接区域中并且位于存储器堆叠件的一侧。支撑件包括多个台阶。多个焊盘部位于支撑件的顶表面上。多个接触插塞在竖直方向上穿过多条字线中的至少一些字线。多个接触插塞与多个焊盘部直接接触以与其电连接。
-
公开(公告)号：CN117377318A
公开(公告)日：2024-01-09
申请号：CN202310745406.1
申请日：2023-06-21
Applicant: 三星电子株式会社
Abstract: 一种竖直半导体器件，包括设置在第一衬底上的下电路图案。接合层设置在下电路图案上。布线设置在接合层上。单元堆叠结构设置在布线上。基底图案设置在单元堆叠结构上。上绝缘层设置在基底图案上。单元接触插塞穿过单元堆叠结构并延伸到上绝缘层。贯通插塞设置在穿过基底图案的外侧以延伸到上绝缘层而形成的通孔内部。单元接触插塞和贯通插塞中的每一个包括阻挡金属图案和金属图案，并且阻挡金属图案沿单元接触孔和通孔的侧壁和底表面设置。
-
公开(公告)号：CN117082872A
公开(公告)日：2023-11-17
申请号：CN202310549503.3
申请日：2023-05-16
Applicant: 三星电子株式会社
Abstract: 半导体器件可以包括位于板层上的对准键。所述对准键可以包括连接到第二对准层的第一对准层。所述第一对准层可以具有在第一方向上的第一长度、在第二方向上的第二长度以及位于所述第一对准层中的气隙。所述第二对准层可以位于所述第一对准层上并且可以具有在所述第二方向上的第三长度。所述第一方向可以与所述板层的上表面垂直。所述第二长度可以小于所述第一长度。在所述第二方向上的所述第三长度可以小于在所述第二方向上的所述第二长度。
-
公开(公告)号：CN110137179B
公开(公告)日：2023-11-14
申请号：CN201811522184.2
申请日：2018-12-13
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种垂直型存储器装置，所述垂直型存储器装置包括：基底，具有单元阵列区和设置为邻近于所述单元阵列区的连接区；多个栅电极层，堆叠在所述单元阵列区和所述连接区上；多个沟道结构，设置在所述单元阵列区中；多个虚设沟道结构，设置在所述连接区中；以及多个狭缝，在所述单元阵列区中设置在所述多个栅电极层中。所述多个栅电极层在所述连接区中形成台阶结构，所述多个沟道结构穿透所述多个栅电极层，所述多个虚设沟道结构穿透所述多个栅电极层中的至少一个。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.025 seconds)
