-
公开(公告)号：CN119947107A
公开(公告)日：2025-05-06
申请号：CN202410639636.4
申请日：2024-05-22
Applicant: 三星电子株式会社
Abstract: 公开了半导体器件和半导体器件的制造方法以及电子系统。所述半导体器件包括栅极堆叠结构、多个沟道结构和分离图案。所述多个沟道结构包括邻近沟道结构，邻近沟道结构包括第一部分，第一部分具有与分离图案邻近的邻近表面和与分离图案间隔开的分离表面。栅极介电层和沟道层中的至少一个在邻近沟道结构的第一部分中的分离表面和邻近表面上。
-
-
公开(公告)号：CN114464625A
公开(公告)日：2022-05-10
申请号：CN202111290186.5
申请日：2021-11-02
Applicant: 三星电子株式会社
IPC: H01L27/11556 , H01L27/11521 , H01L27/11582 , H01L27/11568
Abstract: 提供了半导体器件和包括其的数据存储系统，所述半导体器件包括：衬底；下堆叠结构，所述下堆叠结构位于所述衬底上，并包括彼此分开地堆叠的下栅电极；上堆叠结构，所述上堆叠结构位于所述下堆叠结构上，并包括彼此分开地堆叠的上栅电极；下沟道结构，所述下沟道结构穿透所述下堆叠结构，并包括下沟道层和位于所述下沟道层上的下沟道绝缘层，所述下沟道绝缘层围绕下缝隙；以及上沟道结构，所述上沟道结构穿透所述上堆叠结构并包括上沟道层和位于所述上沟道层上的上沟道绝缘层，所述上沟道绝缘层围绕上缝隙。所述下缝隙的宽度大于所述上缝隙的宽度，并且所述下沟道绝缘层的厚度大于所述上沟道绝缘层的厚度。
-
公开(公告)号：CN112670288A
公开(公告)日：2021-04-16
申请号：CN202011096938.X
申请日：2020-10-14
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11582
Abstract: 本发明公开了一种非易失性存储器件，该非易失性存储器件包括：模制结构，该模制结构包括在衬底上的多个栅电极，所述多个栅电极包括顺序地堆叠在衬底上的第一串选择线、第二串选择线和第三串选择线；沟道结构，其穿透模制结构并与每个栅电极相交；第一切割区域，其切割每个栅电极；第二切割区域，其在第一方向上与第一切割区域间隔开，并且切割每个栅电极；第一切割线，其在第一切割区域和第二切割区域之间切割第一串选择线；第二切割线，其在第一切割区域和第二切割区域之间切割第二串选择线；以及第三切割线，其在第一切割区域和第二切割区域之间切割第三串选择线。
-
公开(公告)号：CN120035146A
公开(公告)日：2025-05-23
申请号：CN202411003152.7
申请日：2024-07-25
Applicant: 三星电子株式会社
Abstract: 提供了一种半导体器件和一种包括该半导体器件的电子系统，该半导体器件可以包括：外围电路结构，其包括连接到位于半导体衬底上的外围电路的第一键合焊盘；以及单元阵列结构，其包括键合到所述第一键合焊盘的第二键合焊盘。单元阵列结构可以包括：分隔结构，其贯穿堆叠结构；竖直沟道图案，其贯穿堆叠结构；位于堆叠结构上的源极导电图案，该源极导电图案连接到竖直沟道图案；上电介质层，其覆盖源极导电图案；以及上通路，其贯穿上电介质层。堆叠结构可以包括竖直地交替堆叠的层间电介质层和导电图案。分隔结构可以包括位于电介质图案上的停止图案。源极导电图案可以与停止图案的顶表面接触。上通路可以连接到停止图案上的源极导电图案。
-
Patent Agency Ranking
公开(公告)号：CN119451122A
公开(公告)日：2025-02-14
申请号：CN202410961577.2
申请日：2024-07-18
Applicant: 三星电子株式会社
Abstract: 公开了半导体器件和包括该半导体器件的数据存储系统。该半导体器件包括第一半导体结构和在第一半导体结构上的第二半导体结构，第一半导体结构包括基板、电路元件和电路互连线。第二半导体结构包括：板层；第一栅电极，在第一方向上堆叠在板层上并彼此间隔开；分隔区，穿透第一栅电极并在第二方向上延伸；第一沟道结构，在第三方向上与分隔区间隔开，穿透第一栅电极，并在第一方向上延伸；以及虚设结构，接触分隔区、穿透第一栅电极，并在第一方向上延伸。第一沟道结构和虚设结构在平面图中分别具有圆形形状，分隔区与虚设结构的相应侧表面的至少部分接触。
-
公开(公告)号：CN115411049A
公开(公告)日：2022-11-29
申请号：CN202210544364.0
申请日：2022-05-18
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11575 , H01L27/11582 , H01L27/11524 , H01L27/11548 , H01L27/11556
Abstract: 本公开提供了半导体器件以及包括该半导体器件的电子系统。一种半导体器件包括：具有单元区域和连接区域的基板；具有多个第一栅极层和多个第一层间绝缘层的第一堆叠结构；以及具有多个第二栅极层和多个第二层间绝缘层的第二堆叠结构。每个第一栅极层包括在基板的单元区域中的中心部分和在基板的连接区域中的端部分。每个第二栅极层包括在基板的单元区域中的中心部分和在基板的连接区域中的端部分。在每个第一栅极层的端部分和中心部分之间的厚度差不同于在每个第二栅极层的端部分和中心部分之间的厚度差。
-
公开(公告)号：CN113130504A
公开(公告)日：2021-07-16
申请号：CN202110054620.3
申请日：2021-01-15
Applicant: 三星电子株式会社
IPC: H01L27/11563 , H01L27/11568 , H01L27/11578 , H01L27/11573
Abstract: 一种三维半导体存储器装置包括：第一外围电路，其包括不同的解码器电路；第一外围电路上的第一存储器；以及第一存储器上的第二存储器，第一存储器包括：第一堆叠结构，其具有堆叠在彼此上的第一电极层和它们之间的第一电极间介电层；第一平面化介电层，其覆盖第一堆叠结构的端部；以及穿通件，其穿透第一堆叠结构的端部，穿通件电连接至所述解码器电路中的一个，第二存储器包括：第二堆叠结构，其具有堆叠在彼此上的第二电极层以及它们之间的第二电极间介电层；第二平面化介电层，其覆盖第二堆叠结构的端部；以及单元接触插塞，其将第二电极层中的一个电连接至穿通件。
-
公开(公告)号：CN111106119B
公开(公告)日：2024-01-23
申请号：CN201911017568.3
申请日：2019-10-24
Applicant: 三星电子株式会社
Abstract: 一种三维半导体器件包括在下结构上的第一栅极组和在第一栅极组上的第二栅极组。第一栅极组包括第一焊盘区域，该第一焊盘区域为：并且(2)在平行于下结构的上表面且垂直于第一方向的第二方向上升高。第二栅极组包括在第一方向上顺序地升高且在第二方向上升高的第二焊盘区域。(1)在平行于下结构的上表面的第一方向上降低
-
公开(公告)号：CN115224040A
公开(公告)日：2022-10-21
申请号：CN202210411474.X
申请日：2022-04-19
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11582 , H01L27/108
Abstract: 提供了一种半导体装置和一种电子系统。半导体装置包括：衬底；第一堆叠结构，其位于衬底上并且包括多个第一栅电极；第二堆叠结构，其位于第一堆叠结构上并且包括多个第二栅电极；沟道孔，其包括延伸穿过第一堆叠结构的下部的第一下沟道孔、连接到第一下沟道孔的第一上沟道孔、以及连接到第一上沟道孔的第二沟道孔；以及沟道孔中的沟道结构。第一下沟道孔的侧壁具有相对于第一方向的第一倾斜度，第一上沟道孔的侧壁具有相对于第一方向的第二倾斜度，第二沟道孔的侧壁具有相对于第一方向的第三倾斜度。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.025 seconds)
