公开(公告)号：CN108140582B

公开(公告)日：2021-06-04

申请号：CN201680058423.6

申请日：2016-08-29

Applicant: 三垦电气株式会社 ,  信越半导体股份有限公司

Inventor： 鹿内洋志 ,  佐藤宪 ,  篠宫胜 ,  土屋庆太郎 ,  萩本和德

IPC: H01L21/338 ,  H01L21/205 ,  H01L21/336 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

Abstract: 本发明提供一种半导体衬底，其特征在于，具备：基板；缓冲层，其设置于前述基板上并且由氮化物半导体构成；以及，沟道层，其设置于前述缓冲层上并且由氮化物半导体构成；其中，前述缓冲层包含：第一区域，其设置于前述基板侧，所述第一区域的硼浓度比受体元素浓度更高；以及，第二区域，其设置于前述第一区域上，所述第二区域的硼浓度比前述第一区域的硼浓度更低，并且所述第二区域的受体元素浓度比前述第一区域的受体元素浓度更高。由此，提供一种半导体衬底，其能够维持高的纵向耐压并且得到高的凹坑抑制效果。

公开(公告)号：CN109979838A

公开(公告)日：2019-07-05

申请号：CN201810058084.2

申请日：2018-01-22

Applicant: 三垦电气株式会社

Inventor： 鹿内洋志 ,  保立伦则 ,  田中雄季 ,  工藤真二

IPC: H01L21/66 ,  G01N27/00 ,  G01N27/04

Abstract: 本发明实施例提供一种半导体器件以及检测半导体器件的裂纹的方法。该半导体器件包括裂纹传感器，该裂纹传感器具有SBD结构；该SBD结构至少配置在半导体本体的第一面上，并且配置为检测该半导体本体的第一面上的裂纹。因此，该裂纹传感器能够检测该半导体器件的表面上的裂纹，精度高且结构简单。

公开(公告)号：CN109560123A

公开(公告)日：2019-04-02

申请号：CN201710888719.7

申请日：2017-09-27

Applicant: 三垦电气株式会社

Inventor： 川口博子 ,  鹿内洋志 ,  熊仓弘道 ,  工藤真二

IPC: H01L29/32

CPC classification number: H01L29/32 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/8611 ,  H01L29/868 ,  H01L29/872

Abstract: 本发明实施例提供一种半导体器件以及形成半导体器件的方法。该半导体器件包括：第一半导体区域，其具有第一传导类型；第二半导体区域，其具有第二传导类型。该第一半导体区域配置在该第二半导体区域内，在该第二半导体区域中形成有多个晶体缺陷，并且该第一半导体区域的至少一部分被多个晶体缺陷围绕。因此，可以考虑到侧向和纵向的电荷载体(电子和空穴)的重新组合，并且可以充分地减少半导体器件的切换时间。

公开(公告)号：CN104541359B

公开(公告)日：2018-04-20

申请号：CN201380025249.1

申请日：2013-04-19

Applicant: 三垦电气株式会社 ,  信越半导体股份有限公司

Inventor： 佐藤宪 ,  后藤博一 ,  鹿内洋志 ,  土屋庆太郎 ,  篠宫胜 ,  萩本和徳

IPC: H01L21/205 ,  C23C16/34 ,  C30B29/38 ,  H01L21/338 ,  H01L29/778 ,  H01L29/812 ,  H01L33/32

CPC classification number: H01L21/0262 ,  C23C16/303 ,  C30B25/02 ,  C30B29/403 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0254 ,  H01L29/155 ,  H01L29/2003 ,  H01L29/7787 ,  H01L33/32

Abstract: 本发明是一种氮化物半导体装置的制造方法，其于导入有III族元素原料气体和V族元素原料气体的反应炉内，使III‑V族氮化物半导体的多层膜生长，所述氮化物半导体装置的制造方法的特征在于，包括以下步骤：以V族元素原料气体的第1原料气体流量和第1载气流量，使第1氮化物半导体层生长的步骤；及，以比V族元素原料气体的第1原料气体流量少的第2原料气体流量、和比第1载气流量多的第2载气流量，使第2氮化物半导体层生长的步骤；并且，积层第1氮化物半导体层与第2氮化物半导体层。由此，提供一种氮化物半导体装置的制造方法，其使III‑V族氮化物半导体层的积层结构体以适合各层的V/III比来生长。

公开(公告)号：CN111785693B

公开(公告)日：2024-09-13

申请号：CN201910270551.2

申请日：2019-04-04

Applicant: 三垦电气株式会社

Inventor： 鹿内洋志 ,  鹫谷哲 ,  田中雄季 ,  熊仓弘道 ,  马场良平 ,  山田辽太

IPC: H01L23/29 ,  H01L23/31

Abstract: 本申请实施例提供一种半导体装置和电子设备，该半导体装置具有：基板；电极，其形成在所述基板表面；以及保护膜，其形成在所述基板表面，其中，在垂直于所述基板表面的方向上，所述电极的横向端部的至少一部分被重叠设置在所述保护膜的横向端部的至少一部分上，所述保护膜包括从所述基板表面起依次层叠设置的氧化膜、磷硅酸盐玻璃(PSG)以及第一非掺杂硅酸盐玻璃(NSG)。根据本申请实施例，能提高半导体装置的可靠性。

公开(公告)号：CN109560123B

公开(公告)日：2022-07-05

申请号：CN201710888719.7

申请日：2017-09-27

Applicant: 三垦电气株式会社

Inventor： 川口博子 ,  鹿内洋志 ,  熊仓弘道 ,  工藤真二

IPC: H01L29/32

Abstract: 本发明实施例提供一种半导体器件以及形成半导体器件的方法。该半导体器件包括：第一半导体区域，其具有第一传导类型；第二半导体区域，其具有第二传导类型。该第一半导体区域配置在该第二半导体区域内，在该第二半导体区域中形成有多个晶体缺陷，并且该第一半导体区域的至少一部分被多个晶体缺陷围绕。因此，可以考虑到侧向和纵向的电荷载体(电子和空穴)的重新组合，并且可以充分地减少半导体器件的切换时间。

公开(公告)号：CN108140582A

公开(公告)日：2018-06-08

申请号：CN201680058423.6

申请日：2016-08-29

Applicant: 三垦电气株式会社 ,  信越半导体股份有限公司

Inventor： 鹿内洋志 ,  佐藤宪 ,  篠宫胜 ,  土屋庆太郎 ,  萩本和德

IPC: H01L21/338 ,  H01L21/205 ,  H01L21/336 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

CPC classification number: H01L21/205 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

Abstract: 本发明提供一种半导体衬底，其特征在于，具备：基板；缓冲层，其设置于前述基板上并且由氮化物半导体构成；以及，沟道层，其设置于前述缓冲层上并且由氮化物半导体构成；其中，前述缓冲层包含：第一区域，其设置于前述基板侧，所述第一区域的硼浓度比受体元素浓度更高；以及，第二区域，其设置于前述第一区域上，所述第二区域的硼浓度比前述第一区域的硼浓度更低，并且所述第二区域的受体元素浓度比前述第一区域的受体元素浓度更高。由此，提供一种半导体衬底，其能够维持高的纵向耐压并且得到高的凹坑抑制效果。

公开(公告)号：CN105247658B

公开(公告)日：2018-02-13

申请号：CN201480031048.7

申请日：2014-05-02

Applicant: 三垦电气株式会社 ,  信越半导体股份有限公司

Inventor： 鹿内洋志 ,  佐藤宪 ,  后藤博一 ,  篠宫胜 ,  土屋庆太郎 ,  萩本和德

IPC: H01L21/205 ,  H01L21/338 ,  H01L29/778 ,  H01L29/812

CPC classification number: H01L21/0254 ,  H01L21/02378 ,  H01L21/02381 ,  H01L21/02458 ,  H01L21/02507 ,  H01L21/0251 ,  H01L29/1075 ,  H01L29/157 ,  H01L29/2003 ,  H01L29/205 ,  H01L29/36 ,  H01L29/66462 ,  H01L29/7786 ,  H01L29/7787

Abstract: 本发明是一种半导体基板，其特征在于，其具有：硅系基板；缓冲层，该缓冲层设于前述硅系基板上，且由含有硼的氮化物系半导体所构成；及，有源层，该有源层被形成于前述缓冲层上；并且，前述缓冲层的硼浓度，从前述硅系基板侧朝向前述有源层侧逐渐减少。由此，本发明提供一种半导体基板，其在缓冲层中含有足够得到位错抑制效果的硼，并且硼不会扩散到有源层。

公开(公告)号：CN107112242A

公开(公告)日：2017-08-29

申请号：CN201580072647.8

申请日：2015-12-18

Applicant: 信越半导体股份有限公司 ,  三垦电气株式会社

Inventor： 萩本和德 ,  篠宫胜 ,  土屋庆太郎 ,  后藤博一 ,  佐藤宪 ,  鹿内洋志

IPC: H01L21/338 ,  H01L21/20 ,  H01L21/336 ,  H01L29/778 ,  H01L29/78 ,  H01L29/812

Abstract: 本发明是一种电子器件用外延基板，其具有：硅系基板；AlN初始层，其被设置于该硅系基板上；以及，缓冲层，其被设置于该AlN初始层上；前述AlN初始层的位于前述缓冲层侧的表面的粗糙度Sa为4nm以上。由此，提供了一种电子器件用外延基板，其能够抑制缓冲层构造的V形凹坑，并改善制作电子器件时的纵向漏泄电流特性。

公开(公告)号：CN107004579A

公开(公告)日：2017-08-01

申请号：CN201580064038.8

申请日：2015-11-06

Applicant: 三垦电气株式会社 ,  信越半导体股份有限公司

Inventor： 佐藤宪 ,  鹿内洋志 ,  后藤博一 ,  篠宫胜 ,  土屋庆太郎 ,  萩本和德

IPC: H01L21/20 ,  C30B29/38 ,  H01L21/205 ,  H01L21/338 ,  H01L29/778 ,  H01L29/812

Abstract: 本发明提供一种外延晶片，其特征在于，具有：硅系基板；第一缓冲层，配置于硅系基板上，具有第一多层结构缓冲区域与第一插入层，前述第一多层结构缓冲区域由AlxGa1‑xN层与AlyGa1‑yN层交互配置而成，前述第一插入层由比AlyGa1‑yN层更厚的AlzGa1‑zN层构成，x>y、x>z，前述第一缓冲层由第一多层结构缓冲区域与第一插入层交互配置而成；第二缓冲层，配置于第一缓冲层上，具有第二多层结构缓冲区域与第二插入层，前述第二多层结构缓冲区域由AlαGa1‑αN层与AlβGa1‑βN层交互配置而成，前述第二插入层由比AlβGa1‑βN层更厚的AlγGa1‑γN层构成，α>β、α>γ，前述第二缓冲层由第二多层结构缓冲区域与第二插入层交互配置而成；以及，通道层，配置于第二缓冲层上，比第二插入层更厚，并且，第二缓冲层的平均铝组成比第一缓冲层的平均铝组成更高。由此，提供一种外延晶片，能够降低晶片的翘曲并抑制发生内部龟裂。