公开(公告)号：CN109560123A

公开(公告)日：2019-04-02

申请号：CN201710888719.7

申请日：2017-09-27

Applicant: 三垦电气株式会社

Inventor： 川口博子 ,  鹿内洋志 ,  熊仓弘道 ,  工藤真二

IPC: H01L29/32

CPC classification number: H01L29/32 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/8611 ,  H01L29/868 ,  H01L29/872

Abstract: 本发明实施例提供一种半导体器件以及形成半导体器件的方法。该半导体器件包括：第一半导体区域，其具有第一传导类型；第二半导体区域，其具有第二传导类型。该第一半导体区域配置在该第二半导体区域内，在该第二半导体区域中形成有多个晶体缺陷，并且该第一半导体区域的至少一部分被多个晶体缺陷围绕。因此，可以考虑到侧向和纵向的电荷载体(电子和空穴)的重新组合，并且可以充分地减少半导体器件的切换时间。

公开(公告)号：CN109309118A

公开(公告)日：2019-02-05

申请号：CN201710670126.3

申请日：2017-08-08

Applicant: 三垦电气株式会社

Inventor： 川口博子 ,  鹿内洋志 ,  熊仓弘道 ,  工藤真二 ,  田中雄季

IPC: H01L29/06 ,  H01L21/04

CPC classification number: H01L29/36 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/66143 ,  H01L29/861 ,  H01L29/872 ,  H01L29/0684 ,  H01L21/0455

Abstract: 一种半导体器件以及制造半导体器件的方法。所述半导体器件包括：配置在上区域与下区域之间的中间区域；该中间区域内的第一导电类型的掺杂浓度低于漂移层内的该第一导电类型的掺杂浓度。因此，在施加后向偏压时，可延伸消耗层并且将该消耗层与该下区域连接；且可减小该上区域的电场。

公开(公告)号：CN109309118B

公开(公告)日：2022-07-08

申请号：CN201710670126.3

申请日：2017-08-08

Applicant: 三垦电气株式会社

Inventor： 川口博子 ,  鹿内洋志 ,  熊仓弘道 ,  工藤真二 ,  田中雄季

IPC: H01L29/06 ,  H01L21/04

Abstract: 一种半导体器件以及制造半导体器件的方法。所述半导体器件包括：配置在上区域与下区域之间的中间区域；该中间区域内的第一导电类型的掺杂浓度低于漂移层内的该第一导电类型的掺杂浓度。因此，在施加后向偏压时，可延伸消耗层并且将该消耗层与该下区域连接；且可减小该上区域的电场。

公开(公告)号：CN106024850B

公开(公告)日：2019-04-26

申请号：CN201510358385.3

申请日：2015-06-25

Applicant: 三垦电气株式会社

Inventor： 川口博子 ,  吉江徹 ,  熊仓弘道 ,  大久保秀一

IPC: H01L29/06 ,  H01L29/45

Abstract: 本发明提供一种半导体装置，其既能够防止正向电流导致的元件破坏，又能够抑制特性劣化。半导体装置具有：n型半导体基体，其在主面上定义了元件区和包围元件区的周围的外周区；p型保护环，其配置于外周区，并具有以包围元件区的周围的方式配置于半导体基体的上表面的低浓度p型区、以及杂质浓度高于低浓度p型区且配置于低浓度p型区的内侧的高浓度p型区，高浓度p型区的侧表面和底面被低浓度p型区覆盖而不接触半导体基体的n型区；以及欧姆结电极，其与高浓度p型区形成欧姆结。

公开(公告)号：CN109560123B

公开(公告)日：2022-07-05

申请号：CN201710888719.7

申请日：2017-09-27

Applicant: 三垦电气株式会社

Inventor： 川口博子 ,  鹿内洋志 ,  熊仓弘道 ,  工藤真二

IPC: H01L29/32

Abstract: 本发明实施例提供一种半导体器件以及形成半导体器件的方法。该半导体器件包括：第一半导体区域，其具有第一传导类型；第二半导体区域，其具有第二传导类型。该第一半导体区域配置在该第二半导体区域内，在该第二半导体区域中形成有多个晶体缺陷，并且该第一半导体区域的至少一部分被多个晶体缺陷围绕。因此，可以考虑到侧向和纵向的电荷载体(电子和空穴)的重新组合，并且可以充分地减少半导体器件的切换时间。

公开(公告)号：CN106024850A

公开(公告)日：2016-10-12

申请号：CN201510358385.3

申请日：2015-06-25

Applicant: 三垦电气株式会社

Inventor： 川口博子 ,  吉江徹 ,  熊仓弘道 ,  大久保秀一

IPC: H01L29/06 ,  H01L29/45

CPC classification number: H01L29/0619 ,  H01L29/1608 ,  H01L29/36 ,  H01L29/452 ,  H01L29/475 ,  H01L29/6606 ,  H01L29/872 ,  H01L29/0603 ,  H01L29/456

Abstract: 本发明提供一种半导体装置，其既能够防止正向电流导致的元件破坏，又能够抑制特性劣化。半导体装置具有：n型半导体基体，其在主面上定义了元件区和包围元件区的周围的外周区；p型保护环，其配置于外周区，并具有以包围元件区的周围的方式配置于半导体基体的上表面的低浓度p型区、以及杂质浓度高于低浓度p型区且配置于低浓度p型区的内侧的高浓度p型区，高浓度p型区的侧表面和底面被低浓度p型区覆盖而不接触半导体基体的n型区；以及欧姆结电极，其与高浓度p型区形成欧姆结。