一种包含融合电阻的结终端结构及其制造方法

    公开(公告)号:CN113707711A

    公开(公告)日:2021-11-26

    申请号:CN202110962213.2

    申请日:2021-08-20

    Abstract: 本发明公开了一种包含融合电阻的结终端结构及其制造方法,包括衬底层(1)、主结环(2)和融合电阻环(4),主结环(2)和融合电阻环(4)均内嵌在衬底层(1)表层中,融合电阻环(4)与主结环(2)相邻,主结环(2)和融合电阻环(4)呈跑道状从内向外依次排列;退火推结工艺前主结环(2)和融合电阻环(4)之间有一定距离不接触,退火推结工艺后主结环(2)和融合电阻环(4)向四周扩散并相互接触。结构在主结环和场限环之间设置了一个融合电阻环,融合电阻环将在推结后与主结环融合在一起,增加主结边缘处的电阻以降低电场集中。

    一种SiC绝缘栅双极型晶体管器件及其制造方法

    公开(公告)号:CN112951906A

    公开(公告)日:2021-06-11

    申请号:CN202110098377.5

    申请日:2021-01-25

    Abstract: 本发明公开了一种SiC绝缘栅双极型晶体管器件及其制造方法,晶体管器件包括设置于背面的金属集电极,从金属集电极开始依次布置有第一导电类型衬底、第一导电类型buffer层、第二导电类型集电极、第一导电类型漂移区,在第一导电类型衬底和第一导电类型buffer层中有若干个沟槽,沟槽穿透第一导电类型衬底层和第一导电类型buffer层,沟槽内的填充集电极穿透第一导电类型衬底和第一导电类型buffer后与第二导电类型集电极相连。本发明的SiC绝缘栅双极型晶体管结构通过背面深沟槽结构实现集电极金属与P型集电极连接,实现了用成熟N型衬底制备N沟道SiC IGBT器件的目标,有效降低了P型衬底带来的额外导通压降。

    一种半导体模块
    14.
    发明公开

    公开(公告)号:CN112951790A

    公开(公告)日:2021-06-11

    申请号:CN202110112529.2

    申请日:2021-01-27

    Abstract: 本发明公开了一种半导体模块,包括模块集电极、模块发射极、子模组、子单元、导电承压体和导电片;所述子单元包括芯片、集电极导体、发射极导体,将芯片通过焊接、烧结或者压接的方式设在集电极导体和发射极导体之间;所述子模组包括承压限位框,承压限位框的腔体中设有若干个所述子单元;所述模块集电极与子单元的集电极导体连接,连接处位于所述承压限位框的腔体中;所述子单元的发射极导体底部连接导电承压体,导电承压体底部连接导电片,导电片底部在承压时与模块发射极连接,在未承压时与模块发射极电分离。优点:通过将芯片子单元模组化的形式,能够降低热阻,提高模块的功率密度及电流等级,降低物料成本与减少加工工序。

    一种用于功率器件内部连接的弹性组件

    公开(公告)号:CN112086420A

    公开(公告)日:2020-12-15

    申请号:CN202010997150.X

    申请日:2020-09-21

    Abstract: 本发明公开了一种用于功率器件内部连接的弹性组件,包括导电套筒,导电套筒内设有碟簧,导电套筒上口两侧分别设有导电弹片,导电弹片一端与导电套筒侧壁接触形成原子间键合,另一端与碟簧接触,导电套筒上口两侧的导电弹片之间设有导电柱,导电柱一端与两个导电弹片接触,另一端与芯片钼片接触;工作时,在器件发射极和集电极两端施加一定的压力,各个组件连接更为紧密,碟簧通过收缩提供压应力方向的位移Δh,达到器件的负载阈值,此时器件中各芯片间在压应力的作用下导通压降等性能的变化值保持一致;本发明可有效提高压接模块芯片的压应力均衡性,同时极大程度提高模块的电路通流能力。

    一种弹性压接式半导体模块封装结构

    公开(公告)号:CN114203643B

    公开(公告)日:2024-12-06

    申请号:CN202111524860.1

    申请日:2021-12-14

    Abstract: 本发明公开了功率半导体器件技术领域的一种弹性压接式半导体模块封装结构,包括内部可容置子模组的外框,所述外框的一面可拆卸安装有发射极板且另一面密封有法兰盘,所述法兰盘包括固定连接的阴极法兰盘和阳极法兰盘,所述阳极法兰盘位于阴极法兰盘的外围,远离外框一侧的所述阴极法兰盘的表面设置有承压凸起,所述承压凸起于外侧施加压力时与子模组集电极电气连接。本发明通过外框密封设置阳极法兰和阴极法兰,使其满足气密性要求;增加了承压凸起,实现与子模组集电极电气连接,且利于提高散热效率。

    一种半导体模块
    17.
    发明授权

    公开(公告)号:CN113013147B

    公开(公告)日:2024-12-06

    申请号:CN202110410365.1

    申请日:2021-04-16

    Abstract: 本发明公开了半导体器件封装技术领域的一种半导体模块,采用柔性压接,芯片受力均匀,抗压能力强。包括管壳,所述管壳的一端与模块发射极导电体滑动连接,另一端与模块集电极导电体滑动连接;在所述模块发射极导电体和所述模块集电极导电体之间设有承压限位框,所述承压限位框的一端与所述模块集电极导电体固定连接,所述承压限位框包括多个限位单元,每个所述限位单元内依次设有集电极导电体、芯片、发射极导电体、第一导电体和弹性导电组件,所述集电极导电体上远离芯片的一端抵接在所述模块集电极导电体上,所述弹性导电组件上远离第一导电体的一端抵接在所述模块发射极导电体上。

    一种半导体模块
    18.
    发明授权

    公开(公告)号:CN112951790B

    公开(公告)日:2024-03-29

    申请号:CN202110112529.2

    申请日:2021-01-27

    Abstract: 本发明公开了一种半导体模块,包括模块集电极、模块发射极、子模组、子单元、导电承压体和导电片;所述子单元包括芯片、集电极导体、发射极导体,将芯片通过焊接、烧结或者压接的方式设在集电极导体和发射极导体之间;所述子模组包括承压限位框,承压限位框的腔体中设有若干个所述子单元;所述模块集电极与子单元的集电极导体连接,连接处位于所述承压限位框的腔体中;所述子单元的发射极导体底部连接导电承压体,导电承压体底部连接导电片,导电片底部在承压时与模块发射极连接,在未承压时与模块发射极电分离。优点:通过将芯片子单元模组化的形式,能够降低热阻,提高模块的功率密度及电流等级,降低物料成本与减少加工工序。

    一种低电感压接型半导体模块

    公开(公告)号:CN113725199B

    公开(公告)日:2023-11-28

    申请号:CN202110850662.8

    申请日:2021-07-27

    Abstract: 本发明公开了一种低电感压接型半导体模块,包括:模块上桥臂P极、模块下桥臂N极、第一芯片漏极导体、第二芯片漏极导体、第一芯片源极导体(8)、第二芯片源极导体、承压限位结构、模块输出端和至少一组功率芯片单元组,所述功率芯片单元组包括第一功率芯片单元和第二功率芯片单元;模块上桥臂P极、第一芯片漏极导体、第一功率芯片单元、第一芯片源极导体、模块输出端依次相连;模块下桥臂N极、第二芯片源极导体、第二功率芯片单元、第二芯片漏极导体、模块输出端依次相连。优点:将芯片通过模块内部的结构设计连接,实现电流纵向、短距离的流动,进而实现低电感、低热阻,大电流,且具备桥式功能的半导体模块。

    一种PN结制备方法、半导体器件的制作方法

    公开(公告)号:CN116387142A

    公开(公告)日:2023-07-04

    申请号:CN202310209451.5

    申请日:2023-03-07

    Abstract: 本发明公开了半导体功率器件领域的一种PN结制备方法、半导体器件的制作方法,旨在解决现有工艺制成的PN结漏电流偏大的技术问题。其包括在N型衬底表面生长牺牲氧化层;向含牺牲氧化层面的N型衬底注入P型杂质,并在氮气气氛中推进P型杂质形成PN结;腐蚀去掉N型衬底表面的牺牲氧化层,并在PN结的上表面生长氧化层;本发明方法制成的PN结可解决现有工艺制成PN结漏电流一致性差的问题。

Patent Agency Ranking