公开(公告)号：CN107943260B

公开(公告)日：2023-12-22

申请号：CN201710884085.8

申请日：2017-09-26

Applicant: 瑞萨电子株式会社

Inventor： 富永正志

IPC: G06F1/26 ,  G06F13/40 ,  G06F13/42

Abstract: 本申请涉及半导体设备、控制半导体设备的方法和半导体系统。所公开的发明在于提供一种能够以简单方式访问USB线缆内的内部设备的半导体设备。所公开的是如下半导体设备，其能够耦合到至少一个USB线缆，并且其包括：判定单元，判定是否通过USB线缆检测到对端设备；和控制单元，如果所述判定单元已经判定通过所述USB线缆未检测到对端设备，则向与所述USB线缆内的内部设备耦合的两条信号线中的一条线提供电源电压，并且通过所述信号线中的另一条线实现与所述USB线缆内的内部设备的通信的控制。

公开(公告)号：CN108122592B

公开(公告)日：2023-12-15

申请号：CN201711016611.5

申请日：2017-10-26

Applicant: 瑞萨电子株式会社

Inventor： 佐藤创

IPC: G11C29/12 ,  G11C29/48 ,  G11C29/56

Abstract: 本公开涉及半导体装置和半导体集成系统。提供可以通过简单的方法访问和测试存储器芯片的半导体装置。在公共封装中安装多个芯片的半导体装置包括具有预定的功能的逻辑芯片和与逻辑芯片耦接并存储数据的存储器芯片。存储器芯片包括执行存储器芯片的操作测试的存储器芯片测试电路和用于在存储器芯片测试电路和设置在封装外部的串行总线之间发送和接收数据的串行总线接口电路。

公开(公告)号：CN117220469A

公开(公告)日：2023-12-12

申请号：CN202310669609.7

申请日：2023-06-07

Applicant: 瑞萨电子株式会社

Inventor： 植木浩

IPC: H02M1/00 ,  H02M1/36 ,  H02J9/00

Abstract: 本公开的实施例涉及半导体设备和用于控制半导体设备的电路的电源控制处理方法。一种半导体设备包括：第一调节器，电连接到第一电源线；第二调节器，电连接到第二电源线；控制电路，被配置为控制该第一调节器和该第二调节器；以及至少两个功能电路模块，能够电连接到该第一电源线和该第二电源线。当所有功能电路模块被设置为通电状态(激活模式)时，该控制电路控制该第一调节器向该第一电源线输出电压，并且控制该第二调节器向该第二电源线输出电压，并且当一些功能电路模块被设置为断电状态(待机模式)时，该控制电路控制该第一调节器向该第一电源线输出电压，并且控制该第二调节器不向该第二电源线输出电压。

公开(公告)号：CN108807415B

公开(公告)日：2023-12-12

申请号：CN201810367957.8

申请日：2018-04-23

Applicant: 瑞萨电子株式会社

Inventor： 山下朋弘 ,  绪方完 ,  藤户正道 ,  齐藤朋也

IPC: H10B43/30 ,  H01L23/64 ,  H01L29/423

Abstract: 为了减小在半导体衬底上包括非易失性存储器和电容元件的半导体设备的尺寸，本公开提供了一种半导体设备。在半导体衬底的主面的电容元件区域中，从主面突出的鳍沿着Y方向布置同时沿着X方向延伸。在半导体衬底的主面的电容元件区域中，电容元件的电容器电极沿着X方向交替布置同时与鳍相交。鳍形成在布置在半导体衬底的非易失性存储器的存储器单元阵列中布置的其他鳍的形成步骤中。在非易失性存储器的控制栅电极的形成步骤中形成一个电容器电极。在非易失性存储器的存储栅电极的形成步骤中形成另一电容器电极。

公开(公告)号：CN117149529A

公开(公告)日：2023-12-01

申请号：CN202310615220.4

申请日：2023-05-29

Applicant: 瑞萨电子株式会社

Inventor： 大谷敬之

IPC: G06F11/16

Abstract: 本公开涉及一种半导体装置及其制造方法，提供了一种用于增强可靠性的技术。一种半导体装置，包括：主装置，以延迟锁步模式进行操作；子装置，以延迟锁步模式与主装置并行地操作；延迟电路，使主装置的输出延迟；切换电路，根据主装置的故障信息来将主装置切换到子装置。

公开(公告)号：CN117096181A

公开(公告)日：2023-11-21

申请号：CN202310374624.9

申请日：2023-04-10

Applicant: 瑞萨电子株式会社

Inventor： 大形公士 ,  吉田哲也 ,  高桥幸雄

IPC: H01L29/423 ,  H01L29/10 ,  H01L29/08 ,  H01L29/739 ,  H01L21/28 ,  H01L21/331

Abstract: 本公开的各实施例涉及半导体器件及其制造方法。一种半导体器件，包括n型半导体衬底、沟槽、经由栅极绝缘膜形成在该沟槽中的栅极电极、形成在该半导体衬底中的p型基极区域和形成在该基极区域中的n型发射极区域。在平面图中，该沟槽在Y方向上延伸。多个发射极区域中的相邻发射极区域被形成为沿着该Y方向彼此间隔开一段距离。该距离比该发射极区域中的每个发射极区域在Y方向上的宽度的1/5宽并且比该宽度窄。

公开(公告)号：CN108988826B

公开(公告)日：2023-11-21

申请号：CN201810538141.7

申请日：2018-05-30

Applicant: 瑞萨电子株式会社

Inventor： 张国强 ,  矢山浩辅

IPC: H03K3/0231

公开(公告)号：CN117062433A

公开(公告)日：2023-11-14

申请号：CN202310394382.X

申请日：2023-04-13

Applicant: 瑞萨电子株式会社

Inventor： 山本芳树

IPC: H10B10/00

Abstract: 第二栅极电极在Y方向上与第一有源区域中的半导体层的第一尖端相邻，使得第二栅极电极的第二尖端在X方向上从第一有源区域中的半导体层突出的突出距离大于或等于0。此外，第一有源区域中的半导体层的第一尖端覆盖有第二侧壁间隔件。此外，第一外延层和第二栅极电极经由第一共用接触插塞彼此电连接，第一共用接触插塞被形成为跨在第一外延层、第二侧壁间隔件和第二栅极电极上。

公开(公告)号：CN108962308B

公开(公告)日：2023-11-14

申请号：CN201810326952.0

申请日：2018-04-12

Applicant: 瑞萨电子株式会社

Inventor： 高桥弘行 ,  松重宗明

IPC: G11C11/4074 ,  G11C7/06

Abstract: 本发明涉及半导体集成电路装置及半导体装置。即使在受驱动电路具有大型负载时，小型降压驱动器电路也可以以高速向受驱动电路供应内部电位。一种半导体集成电路装置，包括：降压驱动器电路，向由低于从外部电源供应的外部电位的内部电位驱动的受驱动电路供应内部电位。降压驱动器电路包括NMOS晶体管和驱动器电路，NMOS晶体管的漏极耦合到外部电源端子，源极耦合到受驱动电路的电压供应点，外部电源端子耦合到外部电源，驱动器电路用于驱动NMOS晶体管的栅极。

公开(公告)号：CN107968634B

公开(公告)日：2023-11-14

申请号：CN201710985713.1

申请日：2017-10-20

Applicant: 瑞萨电子株式会社

Inventor： 沟神正和

IPC: H03F1/02 ,  H03F3/195 ,  H03F3/217

Abstract: 本发明提供一种半导体器件。在相关技术的半导体器件中，存在的问题是，不能有效抑制源自由矩形波信号驱动的功率放大器中的二次谐波失真。根据实施例，半导体器件生成发送信号(RF_OUT)，发送信号(RF_OUT)用于通过接收占空比低于50％的第一发送脉冲(INd_P)和第二发送脉冲(INd_N)来驱动天线，将第一发送脉冲(INd_P)和第二发送脉冲(INd_N)之间的相位差调节成预定的相位差，并且将相位差调节后的第一发送脉冲(INd_P)和第二发送脉冲(INd_N)供应到功率放大器(54)。