公开(公告)号：CN105895145B

公开(公告)日：2020-10-27

申请号：CN201510232509.3

申请日：2015-05-08

Applicant: 瑞萨电子株式会社

Inventor： 高桥弘行

IPC: G11C11/4074 ,  G11C11/408 ,  G11C11/4091 ,  H01L27/108

Abstract: 本发明提供了一种半导体器件，其包括：包括以矩阵设置的多个存储器单元的存储器单元阵列；以及与所述存储器单元阵列相邻的周边电路。所述存储器单元中的每一个包括：电容元件，包括具有在与基板的主表面垂直的方向上延伸的柱面形状的下电极；以及设置在所述电容元件与位线之间的开关晶体管，所述开关晶体管的接通/关断基于字线的电势来控制。所述周边电路包括在与所述主表面平行的水平方向上与所述下电极相邻并被供给固定电势的信号线、或分别被供给互补电势的一对信号线。

公开(公告)号：CN105741866A

公开(公告)日：2016-07-06

申请号：CN201610051798.1

申请日：2012-04-12

Applicant: 瑞萨电子株式会社

Inventor： 高桥弘行 ,  山野诚也

IPC: G11C7/12 ,  H01L21/8234 ,  H01L27/02 ,  H01L27/108

CPC classification number: H01L29/42376 ,  G11C7/12 ,  G11C7/18 ,  H01L21/823437 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/10897 ,  H01L29/1095

Abstract: 本发明提供一种半导体集成电路器件，包括：一对互补信号线；第一晶体管，所述第一晶体管具有栅极、源极和漏极，所述第一晶体管的源极和漏极中的一个耦合到所述一对互补信号线中的一条，以及第二晶体管，所述第二晶体管具有栅极、源极和漏极，所述第二晶体管的栅极耦合到所述第一晶体管的栅极，所述第二晶体管的源极和漏极中的一个耦合到所述第一晶体管的源极和漏极中的另一个，并且所述第二晶体管的源极和漏极中的另一个耦合到所述一对互补信号线中的另一条，其中所述第一晶体管的栅极宽度的方向不同于所述第二晶体管的栅极宽度的方向。

公开(公告)号：CN102737709B

公开(公告)日：2016-03-02

申请号：CN201210106969.8

申请日：2012-04-12

Applicant: 瑞萨电子株式会社

Inventor： 高桥弘行 ,  山野诚也

IPC: G11C11/4091

CPC classification number: H01L29/42376 ,  G11C7/12 ,  G11C7/18 ,  H01L21/823437 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/10897 ,  H01L29/1095

Abstract: 公开了一种半导体集成电路器件。形成在同一扩散层中并且执行互补操作的晶体管相对于扩散层基本对称地布置。通过打破常规想法而提供了半导体集成电路器件，其使用能够部分地避免对于半导体集成电路器件的设计的限制并且减小尺寸和使制造成本更经济的布局。能够通过布置在同一扩散层中形成的两个晶体管并且通过有意地以非对称模式布置该两个晶体管来进行互补操作，从而能够进一步减小半导体集成电路器件的尺寸。

公开(公告)号：CN102737709A

公开(公告)日：2012-10-17

申请号：CN201210106969.8

申请日：2012-04-12

Applicant: 瑞萨电子株式会社

Inventor： 高桥弘行 ,  山野诚也

IPC: G11C11/4091

CPC classification number: H01L29/42376 ,  G11C7/12 ,  G11C7/18 ,  H01L21/823437 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/10897 ,  H01L29/1095

Abstract: 公开了一种半导体集成电路器件。形成在同一扩散层中并且执行互补操作的晶体管相对于扩散层基本对称地布置。通过打破常规想法而提供了半导体集成电路器件，其使用能够部分地避免对于半导体集成电路器件的设计的限制并且减小尺寸和使制造成本更经济的布局。能够通过布置在同一扩散层中形成的两个晶体管并且通过有意地以非对称模式布置该两个晶体管来进行互补操作，从而能够进一步减小半导体集成电路器件的尺寸。

公开(公告)号：CN105741866B

公开(公告)日：2018-08-24

申请号：CN201610051798.1

申请日：2012-04-12

Applicant: 瑞萨电子株式会社

Inventor： 高桥弘行 ,  山野诚也

IPC: G11C7/12 ,  H01L21/8234 ,  H01L27/02 ,  H01L27/108

CPC classification number: H01L29/42376 ,  G11C7/12 ,  G11C7/18 ,  H01L21/823437 ,  H01L27/0207 ,  H01L27/088 ,  H01L27/10897 ,  H01L29/1095

Abstract: 本发明提供一种半导体集成电路器件，包括：一对互补信号线；第一晶体管，所述第一晶体管具有栅极、源极和漏极，所述第一晶体管的源极和漏极中的一个耦合到所述一对互补信号线中的一条，以及第二晶体管，所述第二晶体管具有栅极、源极和漏极，所述第二晶体管的栅极耦合到所述第一晶体管的栅极，所述第二晶体管的源极和漏极中的一个耦合到所述第一晶体管的源极和漏极中的另一个，并且所述第二晶体管的源极和漏极中的另一个耦合到所述一对互补信号线中的另一条，其中所述第一晶体管的栅极宽度的方向不同于所述第二晶体管的栅极宽度的方向。

公开(公告)号：CN107871513A

公开(公告)日：2018-04-03

申请号：CN201710893854.0

申请日：2017-09-27

Applicant: 瑞萨电子株式会社

Inventor： 高桥弘行

IPC: G11C5/02 ,  G11C5/06

Abstract: 一种半导体器件，其能够降低功耗。在该半导体器件中，半导体芯片堆叠在基底芯片上。堆叠的芯片包括作为第一组的n个直通硅通孔以及作为第二组的m个直通硅通孔。在第一组和第二组的每个中，通过移位循环法耦合直通硅通孔，其中下部芯片的第1至第(n-1)(第(m-1))个直通硅通孔分别与上部芯片的第2至第n(第m)个直通硅通孔耦合，且下部芯片的第1至第n(第m)个直通硅通孔与上部芯片的第1个直通硅通孔耦合。n和m仅具有一个公约数。借助通过第一组的直通硅通孔传送的第一选择信号以及通过第二组的直通硅通孔传送的第二选择信号的组合控制堆叠半导体芯片的激活。

公开(公告)号：CN101393771B

公开(公告)日：2013-08-14

申请号：CN200810161708.X

申请日：2008-09-22

Applicant: 瑞萨电子株式会社

Inventor： 高桥弘行

IPC: G11C11/4091

CPC classification number: G11C7/08 ,  G11C11/4091 ,  G11C11/4094

Abstract: 根据本发明的一种半导体器件，读出放大器的预充电平和读出放大电平间的差分电势被设置成电源电势(VCC—GND)，从而改善保持特征的抗衰退性。而且，通过这种改善，可以实现低功耗。另外，预充电平被设置成电源GND或VCC，从而实现预充电平的稳定供应。此外，由于不再需要用于预充的电源电路，芯片的尺寸能够被减小。

公开(公告)号：CN101241667B

公开(公告)日：2011-07-27

申请号：CN200810005756.X

申请日：2008-02-04

Applicant: 瑞萨电子株式会社

Inventor： 高桥弘行

IPC: G09G3/20 ,  G09G3/36 ,  G09G5/39 ,  G11C11/4074

CPC classification number: G09G5/39 ,  G09G2330/021 ,  G09G2360/128 ,  G09G2360/18

Abstract: 一种用于控制显示面板上的图像显示的显示驱动器IC(1)，具有DRAM(10)、电源电路(20)和驱动电路(30)。将与图像对应的数字数据(DL)存储在DRAM(10)中。电源电路(20)产生预定电压。驱动电路(30)通过使用预定电压将数字数据(DL)转换为灰度电压(VH)并且将灰度电压(VH)输出到显示面板(100)。电力从电源电路(20)提供到DRAM(10)。

公开(公告)号：CN108962308B

公开(公告)日：2023-11-14

申请号：CN201810326952.0

申请日：2018-04-12

Applicant: 瑞萨电子株式会社

Inventor： 高桥弘行 ,  松重宗明

IPC: G11C11/4074 ,  G11C7/06

Abstract: 本发明涉及半导体集成电路装置及半导体装置。即使在受驱动电路具有大型负载时，小型降压驱动器电路也可以以高速向受驱动电路供应内部电位。一种半导体集成电路装置，包括：降压驱动器电路，向由低于从外部电源供应的外部电位的内部电位驱动的受驱动电路供应内部电位。降压驱动器电路包括NMOS晶体管和驱动器电路，NMOS晶体管的漏极耦合到外部电源端子，源极耦合到受驱动电路的电压供应点，外部电源端子耦合到外部电源，驱动器电路用于驱动NMOS晶体管的栅极。

公开(公告)号：CN114495999A

公开(公告)日：2022-05-13

申请号：CN202111214620.1

申请日：2021-10-19

Applicant: 瑞萨电子株式会社

Inventor： 福士哲夫 ,  高桥弘行 ,  松重宗明

IPC: G11C5/06 ,  G11C5/14 ,  G11C7/06 ,  H01L23/528

Abstract: 一种半导体器件包括存储器块、第二电源布线、第三电源布线和短路开关，存储器块具有：多个存储器单元、连接到从多个存储器单元中选择的存储器单元的感测放大器、第一电源布线、连接在感测放大器与第一电源布线之间并且在感测放大器操作时处于接通状态的第一开关、以及连接到感测放大器并且在感测放大器操作时处于接通状态的第二开关，第二电源布线被布置在存储器块之外并且连接到第一电源布线，第三电源布线被布置在存储器块之外并且经由第二开关连接到感测放大器，短路开关被布置在存储器块之外并且连接在第二电源布线与第三电源布线之间。这里，在感测放大器操作时，短路开关处于接通状态。