公开(公告)号：CN114495999A

公开(公告)日：2022-05-13

申请号：CN202111214620.1

申请日：2021-10-19

Applicant: 瑞萨电子株式会社

Inventor： 福士哲夫 ,  高桥弘行 ,  松重宗明

IPC: G11C5/06 ,  G11C5/14 ,  G11C7/06 ,  H01L23/528

Abstract: 一种半导体器件包括存储器块、第二电源布线、第三电源布线和短路开关，存储器块具有：多个存储器单元、连接到从多个存储器单元中选择的存储器单元的感测放大器、第一电源布线、连接在感测放大器与第一电源布线之间并且在感测放大器操作时处于接通状态的第一开关、以及连接到感测放大器并且在感测放大器操作时处于接通状态的第二开关，第二电源布线被布置在存储器块之外并且连接到第一电源布线，第三电源布线被布置在存储器块之外并且经由第二开关连接到感测放大器，短路开关被布置在存储器块之外并且连接在第二电源布线与第三电源布线之间。这里，在感测放大器操作时，短路开关处于接通状态。

公开(公告)号：CN104979336B

公开(公告)日：2019-04-05

申请号：CN201510161952.6

申请日：2015-04-07

Applicant: 瑞萨电子株式会社

Inventor： 福士哲夫 ,  广部厚纪 ,  松重宗明

IPC: H01L25/065 ,  G11C5/06

Abstract: 本发明涉及一种多层半导体器件。本发明的目的在于，以在不增加电流消耗或层叠芯片的面积的情况下使层叠芯片得到稳定的内部电源电压的方式，有效利用使用穿透电极的多层半导体器件的结构。在每个层叠核心芯片中布置的内部电源生成电路具有通常经由穿透层叠核心芯片的电极耦合的输出。这使得电荷在核心芯片中被共享，优化了作为整体的多层半导体器件的内部功耗，并抑制了内部电源电压的波动。

公开(公告)号：CN118072783A

公开(公告)日：2024-05-24

申请号：CN202311566002.2

申请日：2023-11-22

Applicant: 瑞萨电子株式会社

Inventor： 福士哲夫 ,  高桥弘行 ,  松重宗明

IPC: G11C11/4072 ,  G11C11/4096 ,  G11C11/408 ,  G11C11/4094

Abstract: 降低DRAM电路中的电流消耗。DRAM电路是提供有主输入/输出线对和复位电路的动态随机存取存储器(DRAM)电路。主输入/输出线对的电位被保持在从写入周期的结束到写入周期之后的第一写入周期的开始的时段中，或者从写入周期的结束到写入周期之后的第一读取周期的开始的时段中。复位电路在第一读取周期的开始时复位主输入/输出线对的状态。

公开(公告)号：CN104979336A

公开(公告)日：2015-10-14

申请号：CN201510161952.6

申请日：2015-04-07

Applicant: 瑞萨电子株式会社

Inventor： 福士哲夫 ,  广部厚纪 ,  松重宗明

IPC: H01L25/065 ,  G11C5/06

CPC classification number: G11C5/147 ,  G11C5/025 ,  G11C5/063 ,  G11C8/12 ,  H01L23/481 ,  H01L23/49811 ,  H01L23/49822 ,  H01L23/50 ,  H01L24/16 ,  H01L24/17 ,  H01L25/0657 ,  H01L2224/13025 ,  H01L2224/14181 ,  H01L2224/16145 ,  H01L2224/16146 ,  H01L2224/16227 ,  H01L2225/06513 ,  H01L2225/06517 ,  H01L2225/06541 ,  H01L2225/06565 ,  H01L2924/1434 ,  H01L2924/15311

Abstract: 本发明涉及一种多层半导体器件。本发明的目的在于，以在不增加电流消耗或层叠芯片的面积的情况下使层叠芯片得到稳定的内部电源电压的方式，有效利用使用穿透电极的多层半导体器件的结构。在每个层叠核心芯片中布置的内部电源生成电路具有通常经由穿透层叠核心芯片的电极耦合的输出。这使得电荷在核心芯片中被共享，优化了作为整体的多层半导体器件的内部功耗，并抑制了内部电源电压的波动。