-
公开(公告)号：CN104157579B
公开(公告)日：2017-10-03
申请号：CN201410457619.5
申请日：2014-09-10
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336
Abstract: 本发明提供一种多沟道全包围栅极的半导体器件结构的制备方法，所述制备方法包括步骤：1）提供一硅衬底，于所述硅衬底表面形成Ge底层；2）在所述Ge底层上生长SiGe/Ge周期结构，最上一层用Ge覆盖；3）于所述SiGe/Ge周期结构及Ge底层中刻蚀出直至所述硅衬底的多个间隔排列的凹槽；4）采用选择性腐蚀工艺去除凹槽之间的SiGe/Ge周期结构中的SiGe，形成具有间隔的多层Ge结构；5）于所述多层Ge结构的上表面及多层Ge结构之间及侧壁形成栅介质层。本发明提供了一种工艺简单，成本低廉的多沟道全包围栅极的半导体器件结构的制备方法，所制备的半导体器件结构具有多个沟道，可以进一步提高器件性能。本发明具有结构及工艺简单，集成度高等优点，适用于工业生产。
-
公开(公告)号：CN106952954A
公开(公告)日：2017-07-14
申请号：CN201610008650.X
申请日：2016-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336 , H01L29/06 , H01L29/417 , H01L29/08
CPC classification number: H01L29/78 , H01L29/0603 , H01L29/0847 , H01L29/41725 , H01L29/66477
Abstract: 本发明提供一种SOI MOS器件及其制作方法，所述SOI MOS器件的源区采用加固源区，其结构由中间部分的重掺杂第一导电类型区、从纵向两端及横向外端包围所述重掺杂第一导电类型区的重掺杂第二导电类型区以及浅第一导电类型区组成，这种加固源区在不增加器件的面积的情况下可有效抑制SOI器件的总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电。并且本发明在有效抑制总剂量效应的同时，还可以抑制浮体效应。本发明消除了传统抗总剂量加固结构增加芯片面积以及无法全面抑制总剂量效应的缺点，且本发明还具有制造工艺简单、与常规CMOS工艺相兼容等优点。
-
公开(公告)号：CN106952914A
公开(公告)日：2017-07-14
申请号：CN201610008668.X
申请日：2016-01-07
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/11 , H01L29/08 , H01L21/8244 , G11C11/412
CPC classification number: H01L27/1104 , G11C11/412 , H01L29/0847
Abstract: 本发明提供一种SOI单端口静态随机存储器单元及其制作方法，所述单元包括：第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；获取管，由第三NMOS晶体管及第四NMOS晶体管组成。本发明中，组成第一反相器及第二反相器的四个晶体管的源极均采用加固源区，这种加固源区在不增加器件的面积的情况下可有效抑制SOI器件的总剂量效应导致的Box漏电、上下边角漏电及侧壁漏电。并且本发明在有效抑制总剂量效应的同时，还可以抑制晶体管的浮体效应。本发明消除了传统抗总剂量加固结构增加芯片面积以及无法全面抑制总剂量效应导致的漏电的缺点。并且本发明的方法具有制造工艺简单、与常规CMOS工艺相兼容等优点。
-
公开(公告)号：CN104986722B
公开(公告)日：2017-06-06
申请号：CN201510275200.2
申请日：2015-05-26
Applicant: 中国科学院上海微系统与信息技术研究所 , 德国亥姆霍兹德累斯顿罗森多夫研究中心
CPC classification number: B81C1/00031 , B81C2201/0198 , H01L21/2633 , H01L21/302
Abstract: 本发明提供一种纳米图形化的方法，所制备结构单元具有周期性排列，所述纳米图形化方法包括以下步骤：提供至少由两种化学元素组成的单晶材料的衬底；对衬底或表面进行加热；利用离子束辐照衬底表面，在衬底表面产生空位。
-
公开(公告)号：CN104200836B
公开(公告)日：2017-02-15
申请号：CN201410417988.1
申请日：2014-08-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G11C11/413 , G11C29/08
Abstract: 本发明提供一种表征随机存储器单元抗电流噪声容限的方法及测试结构，所述存储器单元的表征抗电流噪声容限的方法步骤为：扫描单元第一存储节点的电压，得到该扫描电压与供电电流关系曲线；反扫描第二存储节点的电压，得到该扫描电压与供电电流关系曲线；将两条曲线叠加得一相交于三点的曲线；计算两侧点分别与中间点的电流差值，取两者较小值，其值即为单元的最大抗电流噪声容限值；本发明还提供本表征单元抗电流噪声容限的测试结构。本发明的表征静态随机存储器单元抗电流噪声容限的方法及测试结构具有直观、测量精确，适用性强等优点。
-
Patent Agency Ranking
公开(公告)号：CN105895801A
公开(公告)日：2016-08-24
申请号：CN201610527906.8
申请日：2016-07-06
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L45/00
CPC classification number: H01L45/16 , H01L45/165
Abstract: 本发明提供一种利用离子注入剥离技术制备单晶氧化物阻变存储器的方法，包括以下步骤：1）提供氧化物单晶衬底；2）自注入面向所述氧化物单晶衬底内进行离子注入，而后在注入面形成下电极；或在注入面形成下电极，而后自注入面向氧化物单晶衬底内进行离子注入；3）提供支撑衬底，将步骤2）得到的结构与支撑衬底键合；4）沿缺陷层剥离部分氧化物单晶衬底，以得到氧化物单晶薄膜，并使得到的氧化物单晶薄膜及下电极转移至支撑衬底上；5）在氧化物单晶薄膜表面形成上电极。本发明有效地降低了剥离及转移薄膜所需的离子总注入剂量，进而缩短了制备周期，节约了生产成本；同时，使用该方法还可以解决部分材料使用单一离子注入无法实现剥离的问题。
-
公开(公告)号：CN105895522A
公开(公告)日：2016-08-24
申请号：CN201610459777.3
申请日：2016-06-22
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/311 , H01L21/02
CPC classification number: H01L21/31111 , H01L21/0217 , H01L21/31133
Abstract: 本发明提供一种去除石墨烯上光刻胶的方法，包括：提供表面具有石墨烯的衬底；在所述石墨烯上形成氮化硅层；在所述氮化硅层上涂覆光刻胶，并进行需要光刻胶的后续工艺处理；利用丙酮浸泡去除部分所述光刻胶；利用氢氟酸浸泡去除所述氮化硅层及剩余的光刻胶。本发明的方法，在石墨烯与光刻胶之间插入一层氮化硅层，利用氢氟酸去除氮化硅层，从而通过去除氮化硅层可有效带走其上难以去除的光刻胶。插入的氮化硅层不会影响后续带胶工艺，易腐蚀，方便去除，且不会对石墨烯造成不利影响，避免了传统打胶处理对石墨烯造成的损伤。
-
公开(公告)号：CN105845733A
公开(公告)日：2016-08-10
申请号：CN201610236397.3
申请日：2016-04-15
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L21/336
Abstract: 本发明提供一种P型动态阈值晶体管、制备方法及提高工作电压的方法，包括衬底结构，PMOS器件及PN结器件；PN结器件的N区与PMOS器件的体接触区连接，PN结器件的P区与PMOS器件的栅连接。在N型本征区中进行两次P型重掺杂分别形成PMOS器件的源、漏区和PN结器件，再进行N型重掺杂形成PMOS器件的体接触区；在沟道区上方依次形成栅氧化层、多晶硅层，对多晶硅层进行P型重掺杂形成栅；通过通孔和金属将PMOS器件的栅和PN结器件的P区相连。本发明通过在栅体连接通路上形成一个反偏PN结，来提升体接触区电压、降低阈值电压、提高驱动电流，实现工作电压的提高，扩展了P型动态阈值晶体管在低功耗电路设计领域的应用价值。
-
公开(公告)号：CN105810694A
公开(公告)日：2016-07-27
申请号：CN201610301877.3
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L27/1203 , H01L21/84
Abstract: 本发明提供一种用于射频与CMOS电路共集成的绝缘体上硅衬底及制备方法，所述绝缘体上硅衬底，包括：底层硅；绝缘层，结合于所述底层硅表面，所述绝缘层的下部于对应于制备射频器件的位置具有直至所述底层硅的凹槽，且所述凹槽内的底层硅中具有与不同射频器件所需深度对应的空槽；顶层硅，结合于所述绝缘层表面。本发明基于图形化的绝缘体上硅衬底，对于容易受到低阻衬底影响的射频器件，将其下方的氧化层以及硅衬底进行适当掏空，从而改善了射频器件性能。该衬底材料同时适于制备高性能CMOS器件，从而可将传统CMOS电路与射频电路共集成在该衬底上。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
-
公开(公告)号：CN105785507A
公开(公告)日：2016-07-20
申请号：CN201410829315.7
申请日：2014-12-26
Applicant: 江苏尚飞光电科技有限公司 , 中科院南通光电工程中心 , 中国科学院上海微系统与信息技术研究所
IPC: G02B6/126
Abstract: 本发明提供一种偏振分束旋转器，所述偏振分束旋转器至少包括：形成在SOI材料的顶层硅中的波导，至少包括顺次连接的单模输入波导、双刻蚀波导和非对称Y分支波导；双刻蚀波导包括一端与所述单模输入波导尾端相连接的第一刻蚀区和位于所述第一刻蚀区两侧的第二刻蚀区，第一刻蚀区的高度大于第二刻蚀区的高度；非对称Y分支波导包括根波导、第一分支波导和第二分支波导，根波导与第一刻蚀区的尾端相连，第一Y分支波导的宽度大于第二Y分支波导的宽度。由于双刻蚀波导的模式转换和非对称Y分支波导的模式分配是宽带的，本发明提供的偏振分束旋转器中利用了这两个基本结构的宽带特性，解决传统偏振分束旋转器带宽较窄的缺点。
-
-
-
-
-
-
-
-
-
Search Results
476
records
(took 0.062 seconds)
