-
公开(公告)号：CN105914445A
公开(公告)日：2016-08-31
申请号：CN201610301900.9
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频共面波导元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频共面波导元件的位置具有至少直至所述底层硅的凹槽；2）定义器件区域，并去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）制备射频共面波导元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的共面波导，空腔结构中的空气介质使得衬底的等效电容减小、等效电阻增大，消除了SiO2中的固定电荷、可动电荷，Si/SiO2系统的界面态、陷阱电荷等影响微波传输的不利因素，从而减小了介质损耗，提高了共面波导的传输性能。
-
公开(公告)号：CN105633002A
公开(公告)日：2016-06-01
申请号：CN201511019607.5
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L27/12
CPC classification number: H01L21/76251 , H01L27/1207
Abstract: 本发明提供一种图形化绝缘体上硅衬底材料及其制备方法，所述图形化绝缘体上硅衬底材料包括：底层硅；绝缘层，结合于所述底层硅表面，且于对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层；顶层硅，结合于所述绝缘层表面。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽与底层硅之间保留有部分的绝缘层，使得后续制备的晶体管沟道下方具有挖空区域。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。
-
公开(公告)号：CN105633001A
公开(公告)日：2016-06-01
申请号：CN201511017224.4
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L27/12
CPC classification number: H01L21/76251 , H01L27/1207
Abstract: 本发明提供一种绝缘体岛上硅衬底材料及其制备方法，所述绝缘体岛上硅衬底材料，包括：底层硅；绝缘层，结合于所述底层硅表面，且于对应于制备晶体管沟道的位置具有直至所述底层硅或底部保留有部分绝缘层的凹槽；顶层硅，结合于所述绝缘层表面。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽可以完全贯穿于顶层硅及底层硅之间，也可以在凹槽内保留部分的绝缘层，使得后续制备的晶体管沟道下方具有挖空区域。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。
-
公开(公告)号：CN105552019A
公开(公告)日：2016-05-04
申请号：CN201511017959.7
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762
CPC classification number: H01L21/76254
Abstract: 本发明提供一种绝缘体岛上硅衬底材料及其制备方法，所述绝缘体岛上硅衬底材料，包括：底层硅；绝缘层，结合于所述底层硅表面，且于对应于制备晶体管沟道的位置具有直至所述底层硅的凹槽；顶层硅，结合于所述绝缘层表面。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽贯穿于顶层硅及底层硅之间，使得后续制备的晶体管沟道下方具有挖空区域。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。
-
公开(公告)号：CN105895575B
公开(公告)日：2018-09-25
申请号：CN201610300740.6
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L27/12
Abstract: 本发明提供一种图形化绝缘体上硅衬底材料及其制备方法，所述制备方法包括：1）提供一包括底层硅、埋氧层及顶层硅的SOI衬底，于所述顶层硅表面形成绝缘层；2）于对应于制备晶体管沟道的位置形成刻蚀窗口；3）刻蚀所述绝缘层，形成贯穿至所述顶层硅的凹槽；4）提供一硅衬底，键合所述硅衬底及所述绝缘层；5）去除所述底层硅；6）去除所述埋氧层。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽完全贯穿于顶层硅及底层硅之间，使得后续制备的晶体管沟道下方具有挖空区域。本发明的衬底制备过程中，在保证材料质量的同时，避免了Smart‑cut方法中的退火剥离步骤，从而避免了图形化区域的顶层硅因受到较大应力而出现破损的问题。
-
Patent Agency Ranking
公开(公告)号：CN105895575A
公开(公告)日：2016-08-24
申请号：CN201610300740.6
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L27/12
CPC classification number: H01L21/76243 , H01L27/1203
Abstract: 本发明提供一种图形化绝缘体上硅衬底材料及其制备方法，所述制备方法包括：1）提供一包括底层硅、埋氧层及顶层硅的SOI衬底，于所述顶层硅表面形成绝缘层；2）于对应于制备晶体管沟道的位置形成刻蚀窗口；3）刻蚀所述绝缘层，形成贯穿至所述顶层硅的凹槽；4）提供一硅衬底，键合所述硅衬底及所述绝缘层；5）去除所述底层硅；6）去除所述埋氧层。本发明通过在对应于制备晶体管沟道的绝缘层中制作凹槽，该凹槽完全贯穿于顶层硅及底层硅之间，使得后续制备的晶体管沟道下方具有挖空区域。本发明的衬底制备过程中，在保证材料质量的同时，避免了Smart?cut方法中的退火剥离步骤，从而避免了图形化区域的顶层硅因受到较大应力而出现破损的问题。
-
公开(公告)号：CN105789189A
公开(公告)日：2016-07-20
申请号：CN201610301899.X
申请日：2016-05-09
Applicant: 中国科学院上海微系统与信息技术研究所
CPC classification number: H01L28/10
Abstract: 本发明提供一种基于绝缘体上硅衬底的射频电感元件及其制备方法，所述制备方法包括：1）制备绝缘体上硅衬底，所述绝缘体上硅衬底包括依次层叠的底层硅、绝缘层及顶层硅，所述绝缘层的下部于对应于制备射频电感元件的位置具有至少直至所述底层硅的凹槽；2）通过掩膜光刻于与所述凹槽的对应位置定义器件区域，并刻蚀去除器件区域的顶层硅，露出下方所述绝缘层的上部表面；3）基于CMOS工艺在器件区域制备射频电感元件。本发明基于图形化的绝缘体上硅衬底，通过后期刻蚀得到了具有衬底空腔的电感元件。该器件结构可有效抑制硅衬底导致的电感损耗，并减小寄生电容，有利于提高电感器件的Q值及其谐振频率。
-
公开(公告)号：CN105633084A
公开(公告)日：2016-06-01
申请号：CN201511018026.X
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/092 , H01L29/06 , H01L21/762 , H01L21/8238
CPC classification number: H01L27/092 , H01L21/76251 , H01L21/823878 , H01L29/0649
Abstract: 本发明提供一种基于绝缘体岛上硅衬底的CMOS器件结构及制备方法，该CMOS器件结构包括：绝缘体岛上硅衬底，所述绝缘体岛上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置具有贯穿所述顶层硅及底层硅之间的凹槽；CMOS器件，制作于所述绝缘体岛上硅衬底上，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。本发明在绝缘体岛上硅衬底上制作CMOS器件，所述绝缘体岛上硅衬底的绝缘层对应于制备晶体管沟道的位置具有贯穿所述顶层硅及底层硅之间的凹槽，以在CMOS器件体区下方设置空洞，可以大大增加后续制备CMOS器件的可靠性。本发明结构及方法简单，可有效提高器件的可靠性，在半导体制造领域具有广泛的应用前景。
-
公开(公告)号：CN105428358A
公开(公告)日：2016-03-23
申请号：CN201511018014.7
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/04 , H01L27/088 , H01L21/8238
CPC classification number: H01L27/04 , H01L21/8238 , H01L27/088
Abstract: 本发明提供一种基于图形化绝缘体上硅衬底的CMOS器件结构及制备方法，包括：图形化绝缘体上硅衬底，所述图形化绝缘体上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层；CMOS器件，制作于所述图形化绝缘体上硅衬底上，且所述CMOS器件的沟道制作于与所述凹槽对应的顶层硅中。本发明在图形化绝缘体上硅衬底上制作CMOS器件，所述图形化绝缘体上硅衬底的绝缘层对应于制备晶体管沟道的位置形成有凹槽，所述凹槽与底层硅之间保留有部分的绝缘层，以在CMOS器件体区下方设置空洞，可以大大增加后续制备CMOS器件的可靠性。
-
公开(公告)号：CN105390495A
公开(公告)日：2016-03-09
申请号：CN201511017174.X
申请日：2015-12-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L27/06 , H01L21/8238
CPC classification number: H01L27/0922 , H01L21/8238
Abstract: 本发明提供一种基于绝缘体岛上硅衬底的CMOS器件结构及制备方法，该CMOS器件结构包括：绝缘体岛上硅衬底，所述绝缘体岛上硅衬底包括底层硅、绝缘层以及顶层硅，且所述绝缘层对应于制备晶体管栅极的位置具有贯穿所述顶层硅及底层硅之间或底部保留有部分绝缘层的凹槽；CMOS器件，制作于所述绝缘体岛上硅衬底上，且所述CMOS器件的沟道两侧制作于与所述凹槽对应的顶层硅中。本发明在绝缘体岛上硅衬底上制作CMOS器件，所述绝缘体岛上硅衬底的绝缘层对应于制备晶体管沟道两侧的位置具有贯穿所述顶层硅及底层硅之间或底部保留有部分绝缘层的凹槽，以在CMOS器件体区下方设置空洞或挖空区域，可以大大增加后续制备CMOS器件的可靠性。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.034 seconds)
