一种具有含虚栅的复合栅结构的IGBT芯片

    公开(公告)号:CN108428740A

    公开(公告)日:2018-08-21

    申请号:CN201810148858.0

    申请日:2018-02-13

    Abstract: 本发明公开了一种具有含虚栅的复合栅结构的IGBT芯片,包括形成于晶圆基片上的若干复合栅单元,复合栅单元包括栅极区和有源区,栅极区包括第一沟槽栅极、第二沟槽栅极和平面栅极,平面栅极与第一沟槽栅极相连,第二沟槽栅极悬空、接地或与平面栅极相连;有源区包括位于栅极区两侧的沟槽栅有源区和平面栅有源区,其均包括自下而上分布的N阱区、P阱区、P+掺杂区和N+掺杂扩散区。本发明可实现平面栅极和第一沟槽栅极共存于同一芯片,从而大大提升芯片密度,并通过平面栅极和第一沟槽栅极之间的第二沟槽栅极有效屏蔽平面栅极和第一沟槽栅极二者间相互干扰,同时优化复合栅的输入和输出电容,优化芯片开通电流的变化率,降低开关损耗。

    功率端子组及功率电子模块

    公开(公告)号:CN107248508A

    公开(公告)日:2017-10-13

    申请号:CN201710347039.4

    申请日:2015-01-19

    Abstract: 本发明公开了一种功率端子组及功率电子模块,该功率端子组包括阳极端子和阴极端子,所述阳极端子和阴极端子在竖直方向呈蛇形蜿蜒叠层结构,且阳极端子与阴极端子构造成:两者的结构相互配合,以使在通入电流时,阳极端子与阴极端子产生的电感可相互抵消。包含该功率端子组的功率电子模块具有较低的电感。

    一种功率半导体芯片,该芯片的光刻版及其曝光方法

    公开(公告)号:CN107065450A

    公开(公告)日:2017-08-18

    申请号:CN201710325616.X

    申请日:2017-05-10

    Abstract: 本发明公开了一种功率半导体芯片,该芯片的光刻版及其曝光方法,方法包括:根据曝光场大小将大尺寸芯片划为两个以上的区域单元,根据芯片类型分为边角、边缘或中心区域单元的任一种,同一类型区域单元图形一致;将区域单元组合成光刻版,光刻版包括由芯片划分的所有区域单元类型,光刻版尺寸小于或等于芯片尺寸;利用遮光板选取光刻版上相应区域单元对硅片曝光;通过光刻机的硅片偏置和旋转设置,将曝光的区域单元图形转移至硅片相应位置,将剩余区域单元通过遮光板曝光窗口,及硅片偏置和旋转操作,逐一曝光。本发明能够解决现有芯片制作采用多块版拼接,光刻版数量多、成本大,拼接时容易造成误差,无法适用于具有复杂结构芯片制备的技术问题。

    一种具有栅极内嵌二极管的沟槽栅IGBT及其制备方法

    公开(公告)号:CN106783611A

    公开(公告)日:2017-05-31

    申请号:CN201710169410.2

    申请日:2017-03-21

    Abstract: 本发明公开了一种具有栅极内嵌二极管的沟槽栅IGBT的制备方法,包括:步骤1,在IGBT器件主体进行P‑base区和N型增强区注入;步骤2,对IGBT器件主体进行沟槽刻蚀并沉积栅氧化层;步骤3,对IGBT器件主体的沟槽进行N型掺杂的多晶硅层沉积并填充满沟槽;步骤4,刻蚀掉IGBT器件主体的沟槽外多余的N型掺杂的多晶硅;步骤5,对IGBT器件主体的表面进行多晶硅氧化层的沉积;步骤6,对完成多晶硅氧化层沉积的IGBT器件主体进行源极注入,形成源极区;步骤7,对IGBT器件主体的沟槽进行P型掺杂,在沟槽栅的顶部形成P型掺杂的多晶硅区。通过在栅极的沟槽内形成内嵌二极管,增大从阳极经栅极流出电流通道的电阻,遏制栅极寄生电容对开关速度的影响。

Patent Agency Ranking