-
公开(公告)号：CN116248069A
公开(公告)日：2023-06-09
申请号：CN202310229636.2
申请日：2023-03-10
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提出一种体声波谐振器及其制备方法，体声波谐振器包括第一电极、第二电极，以及夹在第一电极及第二电极之间的压电薄膜，其中压电薄膜由n层相邻两层极性相反的极性压电薄膜构成，第一电极与第二衬底被腔体结构隔开，腔体结构被嵌入第二衬底上，第二电极上方也由空气包围；本发明的体声波谐振器的制备方法利用分层制备极性相反的极性压电薄膜，在不降低压电薄膜总厚度或引入过渡电极的条件下提高谐振器谐振频率，简化工艺，降低对工艺及设备要求的同时提高滤波器工作频率，为高频体声波谐振器提供了一种新的制备方法。
-
公开(公告)号：CN116207155A
公开(公告)日：2023-06-02
申请号：CN202310336228.7
申请日：2023-03-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423
Abstract: 本发明提供一种环栅晶体管器件及其制备方法，器件包括：衬底层、绝缘层、顶半导体层、第一栅极、第二栅极、源极、漏极，绝缘层与顶半导体层之间设置有凹槽，凹槽内设置有第一栅极，绝缘层的第一表面未设置第一栅极的位置设置预置电荷层，和/或半导体凸台与绝缘层接触的表面设置预置电荷层。本发明通过设置预置电荷层在顶半导体层与绝缘层之间的第一栅极周围，使环栅晶体管的沟道开关主要由全环绕栅控制，从而充分发挥环栅晶体管的性能优势；同时利用先后注入离子形成纳米晶，以进一步降低π型沟道对器件的控制；另外，配合对凹槽上方的顶半导体层的清洗，降低全环绕栅的沟道阈值电压受预置电荷层的影响。
-
公开(公告)号：CN116137293A
公开(公告)日：2023-05-19
申请号：CN202310336232.3
申请日：2023-03-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/78 , H01L29/06 , H01L21/336 , H01L29/423
Abstract: 本发明提供一种环栅晶体管结构及其制备方法，结构包括：衬底层、绝缘层、顶半导体层、栅极、源极和漏极；绝缘层与顶半导体层之间设置有凹槽，凹槽两侧的半导体凸台的底面部分设置预掺杂层；悬空沟道表面包裹栅介质层，栅介质层表面包裹栅电极层，栅介质层和栅电极层构成栅极，悬空沟道上方及侧壁的栅极长度大于悬空沟道下方的栅极长度。本发明通过在悬空沟道两端的半导体凸台底部设置预掺杂层，使器件的沟道区域中的π沟道结构对器件开关的控制能力弱于全环绕沟道结构的控制能力，从而在减小源漏极与栅极之间的寄生电容和偏置电场的同时，充分发挥全环绕栅极晶体管的优异电学性能。
-
公开(公告)号：CN115094516A
公开(公告)日：2022-09-23
申请号：CN202210731188.1
申请日：2022-06-24
Applicant: 中国科学院上海微系统与信息技术研究所
Abstract: 本发明提供一种低应力氮化铝压电薄膜的生长方法，所述生长方法至少包括：1)提供硅衬底，图形化刻蚀所述硅衬底；2)进行第一次热处理，所述刻蚀形成的刻蚀孔的上表面逐渐闭合，在所述硅衬底中形成分立的空腔结构；3)进行第二次热处理，分立的所述空腔结构逐渐合并；4)在所述硅衬底表面外延生长第一氮化铝薄膜；5)在所述第一氮化铝薄膜表面外延生长第二氮化铝薄膜。本发明利用表面图形化刻蚀和两次热处理工艺在硅衬底中形成大尺寸空腔结构，空腔结构对氮化铝或者铝钪氮薄膜外延过程中因为晶格失配或者热失配产生的应力进行有效释放，形成高晶体质量、低应力的氮化铝或者铝钪氮薄膜。
-
公开(公告)号：CN114878605A
公开(公告)日：2022-08-09
申请号：CN202210345490.3
申请日：2022-03-31
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G01N23/20008 , G01N23/207
Abstract: 本发明提供一种高通量薄膜压电性能综合表征装置及方法，装置包括：同步辐射光源光束发射器、光接收器、可移动样品台、电源及电极选择器、加热测温装置。本发明通过对同一衬底的压电薄膜移动定位实现薄膜压电性能的高通量表征；同时利用同步辐射光源照射下采集到的X射线图谱对特定材料的唯一性，避免了衬底的干扰；另外利用同步辐射光源对物体晶格常数超高的分辨能力，有效提高了压电系数的测量精度；最后，配合原位加热和测温装置，在测量压电系数后可以在同一实验中对同一压电薄膜区域的居里温度进行即时原位测量，提高了对压电薄膜压电性能综合表征的效率。
-
Patent Agency Ranking
公开(公告)号：CN111435641B
公开(公告)日：2022-06-24
申请号：CN201910027040.8
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/335 , H01L29/775 , H01L29/423 , B82Y10/00 , B82Y40/00
Abstract: 本发明提供一种三维堆叠的环栅晶体管及其制备方法，方法包括：1)提供SOI衬底，其绝缘层中形成有凹槽；2)形成悬空并横跨于凹槽上且向上堆叠的半导体纳米线结构；3)对半导体纳米线结构进行圆化及减薄；4)于半导体纳米线表面形成全包围式的栅介质层及栅电极层；5)以栅电极层为掩膜，离子注入以形成源区及漏区；6)去除栅电极层包围以外的栅介质层；7)于源区及漏区形成源电极及漏电极。本发明采用栅电极层作为掩膜进行源区及漏区的自对准注入，可有效提高工艺稳定性以及注入精度。本发明在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。本发明可有效提高器件的集成度。
-
公开(公告)号：CN111986996B
公开(公告)日：2021-11-09
申请号：CN202010849581.1
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/336 , H01L29/06 , H01L29/786
Abstract: 本发明提供一种改善自热效应的SOI器件及其制备方法，制备包括：提供具有空腔结构的半导体衬底，空腔结构位于顶半导体层中并显露绝缘层，制备包覆空腔结构的有源区，制备栅极结构，源漏区及源漏电极。本发明采用含有纳米级空腔的SOI衬底，空腔结构位于顶半导体层中，有效减少空腔体积，空腔在沟道长度方向为纳米级尺寸，不会明显阻挡器件的散热路径，与含有大尺寸空腔的器件相比，减缓了自热效应。空腔上方顶半导体层理论上可以达到2nm厚度同时保证顶层硅不发生破损，沟道可以被栅电极全耗尽，有效抑制浮体效应。空腔位于顶半导体层中且与绝缘层接触，绝缘层中的寄生电荷不能在顶半导体层底部引入寄生沟道，有效抑制总剂量辐射效应。
-
公开(公告)号：CN111435678B
公开(公告)日：2021-08-20
申请号：CN201910027051.6
申请日：2019-01-11
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L29/06 , H01L21/336
Abstract: 本发明提供一种环栅晶体管的制备方法，方法包括：1)提供SOI衬底，其绝缘层中形成有凹槽；2)形成悬空并横跨于凹槽上的半导体纳米线结构；3)对半导体纳米线结构进行圆化及减薄；4)于沟道区表面形成注入阻挡层，所述注入阻挡层显露源区及漏区的制备区域；5)进行离子注入工艺以形成源区及漏区；6)于半导体纳米线表面形成全包围式的栅介质层及栅电极层，并图形化以形成栅极结构；7)形成源电极及漏电极。本发明的环栅晶体管采用后栅工艺制备，可有效提高栅极材料的选择范围，从而实现不同的器件性能要求。本发明在制备半导体纳米线时，不需要进行各项同性的湿法腐蚀，可有效避免内凹性空腔的产生。
-
公开(公告)号：CN112305667A
公开(公告)日：2021-02-02
申请号：CN201910689392.X
申请日：2019-07-29
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: G02B6/12
Abstract: 本发明提供一种光波导器件及其制备方法。制备方法包括：形成图形化的复合衬底，其自下而上依次包括底部半导体层、绝缘层及顶部半导体层；复合衬底内形成有凹槽，凹槽贯穿绝缘层且被顶部半导体层所覆盖；对凹槽上方的顶部半导体层进行光刻刻蚀以形成光波导；对光波导进行第一浓度的离子注入以于光波导中形成第一P型注入区和与第一P型注入区相邻的第一N型注入区；对光波导外围的顶部半导体层进行第二浓度的离子注入以分别形成第二P型注入区和第二N型注入区；于第二P型注入区及所述第二N型注入区表面形成金属电极。本发明有利于简化光波导器件的制备工艺和降低生产成本，有助于提高器件性能。
-
公开(公告)号：CN111952239A
公开(公告)日：2020-11-17
申请号：CN202010849584.5
申请日：2020-08-21
Applicant: 中国科学院上海微系统与信息技术研究所
IPC: H01L21/762 , H01L21/764 , H01L27/12
Abstract: 本发明提供一种具有空腔结构的半导体衬底及其制备方法，制备方法包括：提供第一基底和第二基底，在第一基底中进行离子注入形成预设剥离层，预设剥离层与需要形成的空腔结构之间具有预设距离，预设距离大于空腔结构的空腔特征尺寸的1/8，将第一基底和第二基底相键合，沿预设剥离层剥离，得到具有空腔结构的半导体衬底。本发明在进行离子注入形成剥离界面时依据需要形成的空腔结构预制预设剥离层，预设剥离层与需要形成的空腔结构之间的预设距离大于所述空腔结构的空腔特征尺寸的1/8，从而可以保证空腔结构上方的材料层在制备得到具有空腔结构的半导体衬底的过程中不发生破损，提高器件良率及性能。
-
-
-
-
-
-
-
-
-
Search Results
165
records
(took 0.083 seconds)
