-
公开(公告)号：CN105225625A
公开(公告)日：2016-01-06
申请号：CN201510745607.7
申请日：2015-11-05
Applicant: 京东方科技集团股份有限公司 , 成都京东方光电科技有限公司
CPC classification number: G09G3/3674 , G09G2310/0286 , G09G2310/0291 , G09G2310/08 , G11C19/18 , G11C19/184 , G11C19/28
Abstract: 本发明提供了一种移位寄存器单元、栅极驱动电路及其驱动方法、显示装置，该移位寄存器单元包括两个传输门模块、四个与门模块和两个电容模块；并具有脉冲信号输入端、四个脉冲信号输出端和若干时钟信号输入端。本发明提供的移位寄存器单元，能够使得相应的栅极驱动电路与现有技术中的栅极驱动电路相比所需要占用的布局面积大幅减少，有助于相应的显示装置的窄边化。
-
公开(公告)号：CN105144301A
公开(公告)日：2015-12-09
申请号：CN201480016503.6
申请日：2014-02-17
Applicant: 夏普株式会社
CPC classification number: G06F1/10 , G06F1/26 , G09G3/3677 , G09G2310/0286 , G11C19/28
Abstract: 本发明将单位电路(1)多级连接而构成移位寄存器。输出晶体管(Tr1)根据栅极电位，切换是否输出时钟信号(CKA)。初始化晶体管(Tra)的漏极端子与Tr1的栅极端子连接，初始化晶体管(Tra)的源极端子与输出端子(OUT)或时钟端子(CKA)连接。Tra的源极端子与在初始时具有低电平电位、并且在输出具有高电平电位的时钟信号时具有与时钟信号相同的电平的电位的节点连接。由此，在输出高电平电位的时钟信号时，防止在Tra的源极-漏极间被施加高电压，防止初始化晶体管的劣化和破坏。
-
公开(公告)号：CN103426414B
公开(公告)日：2015-12-09
申请号：CN201310298058.4
申请日：2013-07-16
Applicant: 北京京东方光电科技有限公司
CPC classification number: G09G3/3677 , G09G2300/0408 , G09G2300/0426 , G09G2310/0224 , G09G2310/0286 , G09G2310/0289 , G09G2320/0214 , G09G2320/043 , G11C19/28
Abstract: 本发明提供一种移位寄存器单元及其驱动方法、栅极驱动电路及显示装置，通过多级移位寄存器电路的输出信号持续拉升上拉控制节点的电位，利用上拉控制节点的高电平可以释放移位寄存器单元的输出噪声，从而提高了显示装置产品的质量，保证了GOA电路的寿命和长期稳定的工作。本发明提供的移位寄存器单元包括输入模块、上拉模块、下拉控制模块、上拉控制模块以及下拉模块。
-
公开(公告)号：CN102403042B
公开(公告)日：2015-11-25
申请号：CN201110334294.8
申请日：2011-09-07
Applicant: 英飞凌科技股份有限公司
Abstract: 本发明涉及基于锁存器的存储器设备。一种基于锁存器的存储器设备包括多个锁存器以及一种测试该基于锁存器的存储器设备的方法，其包括将锁存器彼此串行连接以便形成移位寄存器链。比特序列被输入至该移位寄存器链以通过该移位寄存器链移位该比特序列。比特序列通过该移位寄存器链被输出和移位，并且该输入比特序列与该输出序列相比较，以在第一测试阶段评估锁存器的功能性和在第二测试阶段通过使用例如传统扫描测试方法来测试该基于锁存器的存储器设备的其余结构。
-
-
Patent Agency Ranking
公开(公告)号：CN102714220B
公开(公告)日：2015-04-08
申请号：CN201080053732.7
申请日：2010-07-09
Applicant: 夏普株式会社
IPC: H01L29/786 , G09G3/20 , G11C19/00 , G11C19/28
CPC classification number: H01L27/124 , G09G3/3266 , G09G3/3677 , G09G2300/0408 , G09G2310/0286 , G11C19/184 , G11C19/28 , H01L29/41733 , H01L29/42384
Abstract: 本发明提供能稳定地动作的移位寄存器和显示装置。本发明是包含薄膜晶体管而构成的移位寄存器，上述薄膜晶体管具有源极电极、漏极电极以及栅极电极，上述薄膜晶体管是具有梳齿状的源极/漏极结构的底栅型的薄膜晶体管，上述栅极电极在与上述源极电极重叠的区域内和与上述漏极电极重叠的区域内的至少一方设有缺口部和开口部的至少一方。
-
公开(公告)号：CN102428521B
公开(公告)日：2015-02-18
申请号：CN200980159346.3
申请日：2009-12-25
Applicant: 夏普株式会社
CPC classification number: G09G3/20 , G09G3/3677 , G09G2300/0426 , G09G2310/0267 , G09G2310/0286 , G09G2310/0291 , G09G2330/021 , G11C19/28
Abstract: 本发明提供移位寄存器。将包括自举电路的单位电路(10)多级连接，构成移位寄存器。在单位电路(10)中，晶体管(11)为导通状态、且时钟信号(CK)为高电平的期间，为时钟通过期间。在一个导通端子与晶体管(11)的栅极连接的晶体管中，使在时钟通过期间栅极被提供低电平电位而成为截止状态、另一个导通端子被施加低电平电位的晶体管(12)、(14)的沟道长度比晶体管(11)的沟道长度长。由此，能够削减时钟通过期间的泄漏电流，抑制晶体管(11)的栅极电位的变动，防止输出信号变钝。
-
公开(公告)号：CN104254890A
公开(公告)日：2014-12-31
申请号：CN201380012540.5
申请日：2013-03-05
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G3/3674 , G09G2310/0281 , G09G2310/0286 , G11C19/28 , G11C27/04
Abstract: 一种移位寄存器，在第1中间级和第2中间级中均设有：第1输入端子，其中输入时钟信号；第2输入端子，其中输入与上述时钟信号不同相位的时钟信号；输出端子，其通过输出晶体管连接到第1输入端子；以及设定电路，其连接到第2输入端子和输出晶体管，用于设定输出晶体管的控制端子的电位，在第2中间级中设有连接到上述设定电路并输入控制信号的控制电路，将在输入到初级的移位起始信号成为激活后直至末级的输出从激活变成非激活为止的期间设为动作期间，在输入到第2中间级的第1输入端子的时钟信号在动作期间开始后初次激活了时，输入到第2中间级的第2输入端子的时钟信号为非激活。由此，抑制各级中输入多个时钟信号的移位寄存器的误动作。
-
公开(公告)号：CN101632128B
公开(公告)日：2014-07-30
申请号：CN200880005544.X
申请日：2008-02-13
Applicant: 莫塞德技术公司
CPC classification number: G06F13/4243 , G06F13/4247
Abstract: 本发明提供一种页面编程操作的设备和方法。当使用所选择的存储器装置执行页面编程操作时，存储器控制器将数据载入到一个所选择的存储器装置的页面缓冲器、和另一个所选择的存储器装置的页面缓冲器中用来保存数据的备份副本。如果数据没有被成功地编程到所述一个所选择的存储器装置的存储器单元中，则所述存储器控制器从该另一个存储器装置的页面缓冲器恢复所述数据。由于数据的副本被保存在其它存储器装置的页面缓冲器中，所述存储器控制器不需要在其数据存储元件中本地保存所述数据。
-
公开(公告)号：CN101719382B
公开(公告)日：2014-06-25
申请号：CN200910179029.X
申请日：2009-10-09
Applicant: NLT科技股份有限公司
Inventor： 音濑智彦
CPC classification number: G11C19/28 , G09G3/3677 , G09G2310/0286
Abstract: 一种移位寄存器、显示装置及移位寄存器的驱动方法。在高精细或像素结构水平排列的显示装置中，实现窄间距化和窄边框化。显示装置的扫描电路中的移位寄存器，具有第1输出电路(31)、第2输出电路(32)、第1控制信号线(51)和第2控制信号线(52)。第1输出电路(31)由第1时钟信号(CLK1)控制，向第1输出信号线(41)输出信号。第2输出电路(32)由相位与第1时钟信号(CLK1)不同的第2时钟信号(CLK2)控制，向第2输出信号线(42)输出信号。第1控制信号线(51)和第2控制信号线(52)与第1输出电路(31)和第2输出电路(32)连接。
-
-
-
-
-
-
-
-
-
Search Results
429
records
(took 0.042 seconds)
