公开(公告)号：CN103534747B

公开(公告)日：2016-03-23

申请号：CN201280022527.3

申请日：2012-05-11

Applicant: 夏普株式会社

Inventor： 田中信也

IPC: G09G3/36 ,  G09G3/20

CPC classification number: G09G3/02 ,  G09G3/20 ,  G09G3/36 ,  G09G3/3674 ,  G09G3/3677

Abstract: 在扫描信号线驱动电路中抑制扫描信号的钝化。在双稳态电路中设有用于接收第1时钟信号（CK）的输入端子（43）、用于接收控制信号（CT）的输入端子（48）、用于接收电平下降信号（LD）的输入端子（49）、输出端子（51）、薄膜晶体管（T2）以及薄膜晶体管（TA）。薄膜晶体管（T2）的栅极端子连接到第1节点（N1），漏极端子连接到输入端子（43），源极端子连接到输出端子（51）。薄膜晶体管（TA）的栅极端子连接到输入端子（48），漏极端子连接到第1节点（N1），源极端子连接到输入端子（49）。控制信号（CT）的电位在垂直回描期间中的作为除了最初的1水平扫描期间之外的期间的控制期间中成为高电平。电平下降信号（LD）是低于直流电源电位（Vss）的电位。

公开(公告)号：CN102714220B

公开(公告)日：2015-04-08

申请号：CN201080053732.7

申请日：2010-07-09

Applicant: 夏普株式会社

Inventor： 山崎周郎 ,  菊池哲郎 ,  田中信也 ,  岛田纯也

IPC: H01L29/786 ,  G09G3/20 ,  G11C19/00 ,  G11C19/28

CPC classification number: H01L27/124 ,  G09G3/3266 ,  G09G3/3677 ,  G09G2300/0408 ,  G09G2310/0286 ,  G11C19/184 ,  G11C19/28 ,  H01L29/41733 ,  H01L29/42384

Abstract: 本发明提供能稳定地动作的移位寄存器和显示装置。本发明是包含薄膜晶体管而构成的移位寄存器，上述薄膜晶体管具有源极电极、漏极电极以及栅极电极，上述薄膜晶体管是具有梳齿状的源极/漏极结构的底栅型的薄膜晶体管，上述栅极电极在与上述源极电极重叠的区域内和与上述漏极电极重叠的区域内的至少一方设有缺口部和开口部的至少一方。

公开(公告)号：CN102428521B

公开(公告)日：2015-02-18

申请号：CN200980159346.3

申请日：2009-12-25

Applicant: 夏普株式会社

Inventor： 菊池哲郎 ,  田中信也 ,  山崎周郎 ,  嶋田纯也

IPC: G11C19/28 ,  G09G3/20 ,  G09G3/36 ,  G11C19/00

CPC classification number: G09G3/20 ,  G09G3/3677 ,  G09G2300/0426 ,  G09G2310/0267 ,  G09G2310/0286 ,  G09G2310/0291 ,  G09G2330/021 ,  G11C19/28

Abstract: 本发明提供移位寄存器。将包括自举电路的单位电路(10)多级连接，构成移位寄存器。在单位电路(10)中，晶体管(11)为导通状态、且时钟信号(CK)为高电平的期间，为时钟通过期间。在一个导通端子与晶体管(11)的栅极连接的晶体管中，使在时钟通过期间栅极被提供低电平电位而成为截止状态、另一个导通端子被施加低电平电位的晶体管(12)、(14)的沟道长度比晶体管(11)的沟道长度长。由此，能够削减时钟通过期间的泄漏电流，抑制晶体管(11)的栅极电位的变动，防止输出信号变钝。

公开(公告)号：CN104254890A

公开(公告)日：2014-12-31

申请号：CN201380012540.5

申请日：2013-03-05

Applicant: 夏普株式会社

Inventor： 堀内智 ,  田中信也 ,  田川晶 ,  岩瀬泰章 ,  水永隆行 ,  岩本明久

IPC: G11C19/28 ,  G02F1/133 ,  G09G3/20 ,  G09G3/36 ,  G11C19/00

CPC classification number: G09G3/3677 ,  G09G3/3674 ,  G09G2310/0281 ,  G09G2310/0286 ,  G11C19/28 ,  G11C27/04

Abstract: 一种移位寄存器，在第1中间级和第2中间级中均设有：第1输入端子，其中输入时钟信号；第2输入端子，其中输入与上述时钟信号不同相位的时钟信号；输出端子，其通过输出晶体管连接到第1输入端子；以及设定电路，其连接到第2输入端子和输出晶体管，用于设定输出晶体管的控制端子的电位，在第2中间级中设有连接到上述设定电路并输入控制信号的控制电路，将在输入到初级的移位起始信号成为激活后直至末级的输出从激活变成非激活为止的期间设为动作期间，在输入到第2中间级的第1输入端子的时钟信号在动作期间开始后初次激活了时，输入到第2中间级的第2输入端子的时钟信号为非激活。由此，抑制各级中输入多个时钟信号的移位寄存器的误动作。

公开(公告)号：CN102308253B

公开(公告)日：2014-12-17

申请号：CN200980156284.0

申请日：2009-11-05

Applicant: 夏普株式会社

Inventor： 小笠原功 ,  山田崇晴 ,  吉田昌弘 ,  堀内智 ,  田中信也 ,  菊池哲郎

IPC: G02F1/1368 ,  G02F1/1345 ,  G09F9/30

CPC classification number: G02F1/136286 ,  G02F1/133345 ,  G02F1/1339 ,  G02F1/134336 ,  G02F1/1345 ,  G02F1/13452 ,  G02F1/13454 ,  H01L27/1222 ,  H01L27/124

Abstract: 一种TFT阵列基板(20)，其是TFT元件和像素电极设置成矩阵状而成的，栅极总线由第1金属材料(M1)形成，源极总线由第2金属材料(M2)形成，像素电极由第3金属材料(M3)形成，在周边区域(24)，由第1金属材料(M1)形成的时钟配线(72)和由第2金属材料(M2)形成的分支配线(74)通过由第3金属材料(M3)形成的连接导体(102)在连接部分(80)连接，在连接部分(80)设有经由连接导体(102)露出分支配线(74)的分支配线通路(112)，分支配线通路(112)的至少一部分在俯视时与时钟配线(72)重合。

公开(公告)号：CN102822981B

公开(公告)日：2014-03-12

申请号：CN201180017085.9

申请日：2011-01-17

Applicant: 夏普株式会社

Inventor： 村井淳人 ,  田中信也 ,  北川英树 ,  今井元 ,  今出光则 ,  菊池哲郎 ,  森本一典 ,  嶋田纯也 ,  西村淳

IPC: H01L29/786 ,  G02F1/1368 ,  H01L21/336 ,  H01L21/822 ,  H01L21/8234 ,  H01L27/04 ,  H01L27/08 ,  H01L27/088 ,  H01L27/146

Abstract: 本发明的电路基板（1）包括与二维排列的像素对应或者与上述像素的规定数量的一组对应地设置于同一绝缘性基板（2）上的多个晶体管元件。该多个晶体管元件的至少一个是包括氧化物半导体作为沟道层（11）的氧化物TFT（10），至少另一个是包括例如非晶硅半导体作为沟道层（21）的a-SiTFT（20）。氧化物TFT（10）和a-SiTFT（20）均是底部栅极型的晶体管。

公开(公告)号：CN101842742B

公开(公告)日：2013-02-13

申请号：CN200880113632.1

申请日：2008-09-09

Applicant: 夏普株式会社

Inventor： 田中信也 ,  菊池哲郎 ,  今井元 ,  片冈义晴

IPC: G02F1/1339 ,  G02F1/1345 ,  G09F9/30

CPC classification number: G02F1/1339 ,  G02F1/13454 ,  G02F2201/50

Abstract: 本发明提供显示装置及其制造方法，能够防止可靠性下降并且能够缩小边框区域。本发明是一种显示装置，其具备显示面板，该显示面板具有第一基板、第二基板和配置在该第一基板与该第二基板之间的密封件，该显示装置的特征在于：上述显示面板在第一基板上的与密封件重叠的区域具备电路部的至少一部分和水分遮断膜，上述水分遮断膜设置在除显示区域以外的区域，介于上述电路部与上述密封件之间。

公开(公告)号：CN101842742A

公开(公告)日：2010-09-22

申请号：CN200880113632.1

申请日：2008-09-09

Applicant: 夏普株式会社

Inventor： 田中信也 ,  菊池哲郎 ,  今井元 ,  片冈义晴

IPC: G02F1/1339 ,  G02F1/1345 ,  G09F9/30

CPC classification number: G02F1/1339 ,  G02F1/13454 ,  G02F2201/50

Abstract: 本发明提供显示装置及其制造方法，能够防止可靠性下降并且能够缩小边框区域。本发明是一种显示装置，其具备显示面板，该显示面板具有第一基板、第二基板和配置在该第一基板与该第二基板之间的密封件，该显示装置的特征在于：上述显示面板在第一基板上的与密封件重叠的区域具备电路部的至少一部分和水分遮断膜，上述水分遮断膜设置在除显示区域以外的区域，介于上述电路部与上述密封件之间。

公开(公告)号：CN101496082A

公开(公告)日：2009-07-29

申请号：CN200780027750.6

申请日：2007-06-21

Applicant: 夏普株式会社

Inventor： 田中信也 ,  今井元 ,  束村亲纪 ,  片冈义晴

IPC: G09F9/00 ,  B60R11/02 ,  G02F1/1345 ,  G09F9/30

CPC classification number: G02F1/133305 ,  B60R11/0235 ,  B60R13/10 ,  G02F1/13452 ,  G02F1/13454

Abstract: 本发明提供的显示装置(100)中，绝缘性基板(210)弯曲。基板配线(250)包括与第一驱动元件(260)电连接的第一输入基板配线(252)、和与第一配线(230)和第一驱动元件(260)电连接的第一输出基板配线(254)。第一输出基板配线(254)设置在比第一输入基板配线(252)更靠显示区域一侧。第一驱动元件(260)是具有两个长边(261、262)和两个短边(263、264)的矩形形状，第一驱动元件(260)以长边(261、262)与第一配线(230)的延伸方向平行的方式安装。

公开(公告)号：CN102884633B

公开(公告)日：2013-11-13

申请号：CN201180022959.X

申请日：2011-01-25

Applicant: 夏普株式会社

Inventor： 山崎周郎 ,  田中信也 ,  菊池哲郎 ,  嶋田纯也

IPC: H01L29/786 ,  G02F1/1345 ,  G02F1/1368 ,  G09F9/30 ,  H01L21/8234 ,  H01L27/08 ,  H01L27/088

CPC classification number: H05K1/18 ,  G02F1/13454 ,  H01L27/1225 ,  H01L27/1251 ,  H05K7/00

Abstract: 本发明提供一种电路面积被缩小化后的电路基板和具备该电路基板且被窄边框化的显示装置。本发明的电路基板具有：具有第一半导体层、第一栅极电极、第一源极电极和第一漏极电极的底栅型薄膜晶体管；以及具有第二半导体层、第二栅极电极、第二源极电极和第二漏极电极的顶栅型薄膜晶体管，其中，该第一半导体层与该第二半导体层包括同一材料，该第一漏极电极或第一源极电极与该第二栅极电极以不隔着其他薄膜晶体管的方式连接，且彼此为同电位。