-
公开(公告)号：CN102870163B
公开(公告)日：2015-06-17
申请号：CN201180021264.X
申请日：2011-01-28
Applicant: 夏普株式会社
CPC classification number: G11C19/28 , G09G3/3677
Abstract: 本发明具有：第i电路部（1a、1b）（i为各个1≤i≤N（N为2以上的整数）的整数），其级联连接有多个移位寄存器级（SR1、SR2、…、SRn），通过上述第i电路部（1a、1b）各自专用的供给配线（10b、10c、10e、10f）被供给驱动各上述移位寄存器级（SR1、SR2、…、SRn）的驱动信号（CKA1、CKA2、CKB1、CKB2）；和上述供给配线（10b、10c、10e、10f）。
-
公开(公告)号：CN102483889B
公开(公告)日：2014-09-03
申请号：CN201080039896.4
申请日：2010-05-21
Applicant: 夏普株式会社
IPC: G02F1/1368 , G09F9/30 , H01L51/50
CPC classification number: H01L27/3276 , G02F1/133553 , G02F1/13452 , G02F1/13454 , G02F1/13458 , G02F2001/13629 , H01L27/124
Abstract: 第2干配线(17c)由作为与第1干配线(17a)不同的层的反射像素电极层形成，并且沿着相邻的第1干配线(17a)的长度方向形成。因此，在单片地形成有栅极驱动电路(15)及其配线(17a、17b、17c、18)的TFT阵列基板(1)中，可以实现能够缩小形成栅极驱动电路(15)及其配线(17a、17b、17c、18)的边框部的宽度的TFT阵列基板(1)。
-
公开(公告)号：CN102598144A
公开(公告)日：2012-07-18
申请号：CN201080049283.9
申请日：2010-07-15
Applicant: 夏普株式会社
CPC classification number: G09G3/3685 , G09G2310/0275 , G09G2310/0286 , G11C19/287
Abstract: 本发明的目的在于在单片化之后的栅极驱动器内的移位寄存器中，不引起异常动作并且抑制电路面积的增大、消耗电流的增大和成本的增加，并缩短时钟下降沿-上升沿期间。移位寄存器(410)中，基于包括被施加到第奇数级的2相时钟信号(GCK1、GCK3)和被施加到第偶数级的2相时钟信号(GCK2、GCK4)的、相位各错开90度的4相时钟信号进行动作，各级中，第一节点的电位成为高电平时，第一时钟(CKA)的电位表现为扫描信号(GOUT)的电位。这样的结构中，各级中包括的第一节点的电位根据从前一级输出的扫描信号的脉冲而成为高电平，根据从其后的第三级输出的扫描信号的脉冲而成为低电平。
-
公开(公告)号：CN102714220B
公开(公告)日：2015-04-08
申请号：CN201080053732.7
申请日：2010-07-09
Applicant: 夏普株式会社
IPC: H01L29/786 , G09G3/20 , G11C19/00 , G11C19/28
CPC classification number: H01L27/124 , G09G3/3266 , G09G3/3677 , G09G2300/0408 , G09G2310/0286 , G11C19/184 , G11C19/28 , H01L29/41733 , H01L29/42384
Abstract: 本发明提供能稳定地动作的移位寄存器和显示装置。本发明是包含薄膜晶体管而构成的移位寄存器，上述薄膜晶体管具有源极电极、漏极电极以及栅极电极，上述薄膜晶体管是具有梳齿状的源极/漏极结构的底栅型的薄膜晶体管，上述栅极电极在与上述源极电极重叠的区域内和与上述漏极电极重叠的区域内的至少一方设有缺口部和开口部的至少一方。
-
公开(公告)号：CN102428521B
公开(公告)日：2015-02-18
申请号：CN200980159346.3
申请日：2009-12-25
Applicant: 夏普株式会社
CPC classification number: G09G3/20 , G09G3/3677 , G09G2300/0426 , G09G2310/0267 , G09G2310/0286 , G09G2310/0291 , G09G2330/021 , G11C19/28
Abstract: 本发明提供移位寄存器。将包括自举电路的单位电路(10)多级连接，构成移位寄存器。在单位电路(10)中，晶体管(11)为导通状态、且时钟信号(CK)为高电平的期间，为时钟通过期间。在一个导通端子与晶体管(11)的栅极连接的晶体管中，使在时钟通过期间栅极被提供低电平电位而成为截止状态、另一个导通端子被施加低电平电位的晶体管(12)、(14)的沟道长度比晶体管(11)的沟道长度长。由此，能够削减时钟通过期间的泄漏电流，抑制晶体管(11)的栅极电位的变动，防止输出信号变钝。
-
Patent Agency Ranking
公开(公告)号：CN102884633B
公开(公告)日：2013-11-13
申请号：CN201180022959.X
申请日：2011-01-25
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1345 , G02F1/1368 , G09F9/30 , H01L21/8234 , H01L27/08 , H01L27/088
CPC classification number: H05K1/18 , G02F1/13454 , H01L27/1225 , H01L27/1251 , H05K7/00
Abstract: 本发明提供一种电路面积被缩小化后的电路基板和具备该电路基板且被窄边框化的显示装置。本发明的电路基板具有：具有第一半导体层、第一栅极电极、第一源极电极和第一漏极电极的底栅型薄膜晶体管；以及具有第二半导体层、第二栅极电极、第二源极电极和第二漏极电极的顶栅型薄膜晶体管，其中，该第一半导体层与该第二半导体层包括同一材料，该第一漏极电极或第一源极电极与该第二栅极电极以不隔着其他薄膜晶体管的方式连接，且彼此为同电位。
-
公开(公告)号：CN102483889A
公开(公告)日：2012-05-30
申请号：CN201080039896.4
申请日：2010-05-21
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1368 , H01L51/50
CPC classification number: H01L27/3276 , G02F1/133553 , G02F1/13452 , G02F1/13454 , G02F1/13458 , G02F2001/13629 , H01L27/124
Abstract: 第2干配线(17c)由作为与第1干配线(17a)不同的层的反射像素电极层形成，并且沿着相邻的第1干配线(17a)的长度方向形成。因此，在单片地形成有栅极驱动电路(15)及其配线(17a、17b、17c、18)的TFT阵列基板(1)中，可以实现能够缩小形成栅极驱动电路(15)及其配线(17a、17b、17c、18)的边框部的宽度的TFT阵列基板(1)。
-
公开(公告)号：CN101978504A
公开(公告)日：2011-02-16
申请号：CN200980109552.3
申请日：2009-01-30
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1368 , G09F9/30 , H01L21/336
CPC classification number: H01L27/124 , G02F1/1368 , G09G3/3677 , G09G2310/0286 , H01L27/1255
Abstract: 具备电容(61b)，其是使连接到源极电极(62)的第1电容电极(62a)和连接到栅极电极(64)的第2电容电极(64a)具有在面板厚度方向上隔着第1绝缘膜而对置的区域，并且是使上述第1电容电极(62a)和连接到上述栅极电极(64)的第3电容电极(80a)具有相对于上述第1电容电极(62a)在与上述第2电容电极(64a)侧相反的一侧在面板厚度方向上隔着第2绝缘膜而对置的区域而形成的。由此，实现能够抑制连接到TFT主体部的电容的占有面积的TFT。
-
公开(公告)号：CN102598144B
公开(公告)日：2015-10-07
申请号：CN201080049283.9
申请日：2010-07-15
Applicant: 夏普株式会社
CPC classification number: G09G3/3685 , G09G2310/0275 , G09G2310/0286 , G11C19/287
Abstract: 本发明的目的在于在单片化之后的栅极驱动器内的移位寄存器中，不引起异常动作并且抑制电路面积的增大、消耗电流的增大和成本的增加，并缩短时钟下降沿-上升沿期间。移位寄存器(410)中，基于包括被施加到第奇数级的2相时钟信号(GCK1、GCK3)和被施加到第偶数级的2相时钟信号(GCK2、GCK4)的、相位各错开90度的4相时钟信号进行动作，各级中，第一节点的电位成为高电平时，第一时钟(CKA)的电位表现为扫描信号(GOUT)的电位。这样的结构中，各级中包括的第一节点的电位根据从前一级输出的扫描信号的脉冲而成为高电平，根据从其后的第三级输出的扫描信号的脉冲而成为低电平。
-
公开(公告)号：CN102884633A
公开(公告)日：2013-01-16
申请号：CN201180022959.X
申请日：2011-01-25
Applicant: 夏普株式会社
IPC: H01L29/786 , G02F1/1345 , G02F1/1368 , G09F9/30 , H01L21/8234 , H01L27/08 , H01L27/088
CPC classification number: H05K1/18 , G02F1/13454 , H01L27/1225 , H01L27/1251 , H05K7/00
Abstract: 本发明提供一种电路面积被缩小化后的电路基板和具备该电路基板且被窄边框化的显示装置。本发明的电路基板具有：具有第一半导体层、第一栅极电极、第一源极电极和第一漏极电极的底栅型薄膜晶体管；以及具有第二半导体层、第二栅极电极、第二源极电极和第二漏极电极的顶栅型薄膜晶体管，其中，该第一半导体层与该第二半导体层包括同一材料，该第一漏极电极或第一源极电极与该第二栅极电极以不隔着其他薄膜晶体管的方式连接，且彼此为同电位。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.028 seconds)
