公开(公告)号：CN107615392A

公开(公告)日：2018-01-19

申请号：CN201680024299.1

申请日：2016-04-21

Applicant: 夏普株式会社

Inventor： 村上祐一郎 ,  古田成 ,  山中秀一 ,  佐佐木宁

IPC: G11C19/28 ,  G09G3/20 ,  G09G3/36

Abstract: 本发明提供一种移位寄存器。在移位寄存器的单位电路(11)中设有在全导通输出时通过漏极端子将截止电位提供到节点(n1)的晶体管(Tr10)。将全导通控制信号(AON)提供到晶体管(Tr10)的栅极端子。对晶体管(Tr10)的源极端子不提供从电源电路供给的低电平电位(VSS)，而是提供在全导通控制时成为低电平的初始化信号(INIT)。因为全导通控制信号(AON)和初始化信号(INIT)从外部被供给，所以即使在通常动作时噪声叠加于低电平电位(VSS)的情况下，晶体管(Tr10)也不导通，电荷没有从节点(n1)漏掉。由此，能够对从电源电路供给的截止电位上叠加的噪声所导致的移位寄存器的误动作进行防止。

公开(公告)号：CN103081360B

公开(公告)日：2016-04-27

申请号：CN201180041132.3

申请日：2011-08-31

Applicant: 夏普株式会社

Inventor： 佐佐木宁 ,  村上祐一郎 ,  山本悦雄

IPC: H03K17/687 ,  G09G3/20 ,  H03K17/06 ,  H03K19/0175 ,  H03K19/094

CPC classification number: H03K17/005 ,  G09G3/3677 ,  G09G2310/0286 ,  G09G2310/08 ,  G11C19/184 ,  G11C19/28 ,  H03K19/00315

Abstract: 本发明的信号处理电路包括：第1～第3输入端子；第1节点及第2节点；第1信号生成部，该第1信号生成部与第1节点、第3输入端子及输出端子相连接，并包含自举电容；以及第2信号生成部，该第2信号生成部与第2节点、第1电源及输出端子相连接，在该信号处理电路中，若第1输入端子变为激活状态，则第1节点变为激活状态，若第2输入端子变为激活状态，则第2节点变为激活状态，并且上述输出端子经由电阻与第1电源连接。由此，能够提高动作的稳定性。

公开(公告)号：CN105144301A

公开(公告)日：2015-12-09

申请号：CN201480016503.6

申请日：2014-02-17

Applicant: 夏普株式会社

Inventor： 佐佐木宁 ,  村上祐一郎 ,  西修司 ,  山口尚宏 ,  横山真

IPC: G11C19/28 ,  G09G3/20 ,  G09G3/36 ,  G11C19/00

CPC classification number: G06F1/10 ,  G06F1/26 ,  G09G3/3677 ,  G09G2310/0286 ,  G11C19/28

Abstract: 本发明将单位电路(1)多级连接而构成移位寄存器。输出晶体管(Tr1)根据栅极电位，切换是否输出时钟信号(CKA)。初始化晶体管(Tra)的漏极端子与Tr1的栅极端子连接，初始化晶体管(Tra)的源极端子与输出端子(OUT)或时钟端子(CKA)连接。Tra的源极端子与在初始时具有低电平电位、并且在输出具有高电平电位的时钟信号时具有与时钟信号相同的电平的电位的节点连接。由此，在输出高电平电位的时钟信号时，防止在Tra的源极-漏极间被施加高电压，防止初始化晶体管的劣化和破坏。

公开(公告)号：CN104137170A

公开(公告)日：2014-11-05

申请号：CN201380010407.6

申请日：2013-02-28

Applicant: 夏普株式会社

Inventor： 佐佐木宁 ,  村上祐一郎 ,  山口尚宏

IPC: G09G3/20 ,  G02F1/133 ,  G09G3/36

CPC classification number: G09G3/3677 ,  G09G2310/0245 ,  G09G2310/0286 ,  G09G2320/0257 ,  G09G2330/021 ,  G09G2330/025 ,  G09G2330/04 ,  G11C19/28

Abstract: 实现与以往相比不增加电路元件的数量并且不降低耐压可靠性就能进行栅极总线的全选择驱动的显示装置。在构成栅极驱动器内的移位寄存器的级构成电路中，对薄膜晶体管(Tr4)和薄膜晶体管(Tr3)的源极端子提供用于使全部栅极总线同时为选择状态的全选择信号(ALL-ON)，全选择信号(ALL-ON)为低电位电源，薄膜晶体管(Tr4)用于使QB节点为低电平，QB节点是为了使扫描信号(OUT)为低电平而设置的；薄膜晶体管(Tr3)用于使Q节点为低电平，Q节点是为了使扫描信号(OUT)为高电平而设置的。对栅极驱动器提供低电位电源的配线(ALL-ON配线)和对栅极驱动器以外的电路提供低电位电源的配线(VSS配线)是相互独立的电源线。

公开(公告)号：CN103155412A

公开(公告)日：2013-06-12

申请号：CN201180041593.0

申请日：2011-08-31

Applicant: 夏普株式会社

Inventor： 村上祐一郎 ,  佐佐木宁 ,  山本悦雄

IPC: H03K19/0175 ,  H03K19/094

CPC classification number: G05F3/16 ,  G09G3/3674 ,  G09G2310/0286 ,  G09G2310/0291 ,  H04L25/0272

Abstract: 本信号处理电路包括：第一及第二输入端子；输出端子；第一输出部，该第一输出部包含上述自举电容，并与第二输入端子及输出端子相连接；第二输出部，该第二输出部与上述第一输入端子、第一电源以及输出端子相连接；电荷控制部，该电荷控制部与上述第一输入端子相连接，并对上述自举电容的电荷进行控制；以及电阻，该电阻的一端与输出端子相连接，并且另一端与第二电源相连接。由此，在自举效应停止后也能维持输出电位。

公开(公告)号：CN102687188A

公开(公告)日：2012-09-19

申请号：CN201080059865.5

申请日：2010-10-07

Applicant: 夏普株式会社

Inventor： 高桥功 ,  古田成 ,  村上祐一郎 ,  佐佐木宁

IPC: G09G3/20 ,  G02F1/133 ,  G09G3/30 ,  G09G3/36 ,  H01L51/50 ,  H05B33/12

CPC classification number: G09G3/006 ,  G09G3/3611 ,  G09G3/3688 ,  G09G2310/0297 ,  G09G2330/12

Abstract: 本发明的目的在于实现一种显示面板，该显示面板不增大电路规模也能够在检查面板时检测出在通常时进行动作的取样开关的不良。在源极总线的一端侧，设置有包括对视频信号进行取样的取样开关的1输入3输出的多路信号分离器，在源极总线的另一端侧，包括与取样开关对应地设置的检查用开关，设置有以测试用视频信号(T_VIDEO)为输入信号的1输入3输出的多路信号分离器。在以控制取样开关和检查用开关的状态的三个控制信号(ASW1～ASW3)中的任意控制信号为关注控制信号时，与由关注控制信号控制为导通状态的取样开关连接的源极总线和与由关注控制信号控制为导通状态的检查用开关连接的源极总线不同。

公开(公告)号：CN101965607A

公开(公告)日：2011-02-02

申请号：CN200880113850.5

申请日：2008-08-21

Applicant: 夏普株式会社

Inventor： 佐佐木宁 ,  村上祐一郎 ,  横山真 ,  古田成

IPC: G09G3/36 ,  G02F1/133 ,  G09G3/20

CPC classification number: G09G3/3655 ,  G09G3/3614 ,  G09G3/3677 ,  G09G2300/0876 ,  G09G2310/0286 ,  G09G2320/0209 ,  G09G2320/0219 ,  G11C19/184

Abstract: 一种辅助电容配线驱动电路，驱动有源矩阵型的显示装置的辅助电容配线，由扫描信号线驱动电路的输出来驱动，其特征在于：生成输出级的前级的信号电压的、高电位侧的电源电压(VDD)和低电位侧的电源电压(VSS)中的至少一方(VSS)不同于扫描信号线驱动电路所对应的逻辑电平侧的电源电压(GVSS)。由此，实现即使接收到来自扫描信号线的噪声也能够避免误动作的辅助电容配线驱动电路和具备它的显示装置。

公开(公告)号：CN112908275B

公开(公告)日：2022-09-27

申请号：CN202011094629.9

申请日：2020-10-14

Applicant: 夏普株式会社

Inventor： 佐佐木宁 ,  村上祐一郎 ,  古田成 ,  山口尚宏 ,  足立浩是 ,  西修司

IPC: G09G3/36

Abstract: 一种数据信号线驱动电路，具备：移位寄存器，其包括多个单位电路；第1锁存部，其包括多个第1锁存电路；以及第2锁存部，其包括多个第2锁存电路。在此，提供给第(k+1)以后的第1锁存电路的第1锁存信号作为第2锁存信号提供给第k个第2锁存电路，使得由第2锁存部进行的数据信号的获取分为2个以上的定时来进行，其中，k为自然数。

公开(公告)号：CN109313879A

公开(公告)日：2019-02-05

申请号：CN201780033981.1

申请日：2017-08-01

Applicant: 夏普株式会社

Inventor： 古田成 ,  佐佐木宁 ,  村上祐一郎 ,  山口尚宏 ,  山田淳一 ,  山中秀一

IPC: G09G3/36 ,  G02F1/133 ,  G02F1/1345 ,  G09F9/30 ,  G09G3/20

Abstract: 关于特定形状显示器(典型地为在显示区域与显示区域之间设置非显示区域的形状的显示装置)，与以往相比实现窄边框化。在具有非矩形的显示区域(400)的显示装置中，例如以如下方式在以往配设有迂回配线的区域中设置副栅极驱动器。在具有具备两个突出部(左突出部(410L)和右突出部(410R))的凹型的显示区域(400)的显示装置中，用于对配设于左突出部(410L)的栅极总线的一部分进行驱动的副栅极驱动器(200(s2))设于凹部(500)内的区域中的左突出部(410L)的附近，另外，用于对配设于右突出部(410R)的栅极总线的一部分进行驱动的副栅极驱动器(200(s1))设于凹部(500)内的区域中的右突出部(410R)的附近。

公开(公告)号：CN103098373B

公开(公告)日：2016-04-27

申请号：CN201180042280.7

申请日：2011-08-31

Applicant: 夏普株式会社

Inventor： 佐佐木宁 ,  村上祐一郎 ,  山本悦雄

IPC: H03K3/356 ,  G02F1/133 ,  G09G3/20 ,  G09G3/36 ,  G11C19/00 ,  G11C19/28 ,  H03K17/687 ,  H03K19/0175

CPC classification number: H03K3/02 ,  G09G3/3677 ,  G09G2310/0286 ,  G11C19/184 ,  G11C19/28

Abstract: 本触发器包括：输入及输出端子；第1及第2控制信号端子；第1输出部，该第1输出部包括自举电容，并与第1控制信号端子及输出端子连接；第2输出部，该第2输出部与第1输出部及输出端子连接；第1输入部，该第1输入部与输入端子连接，并对自举电容进行充电；放电部，该放电部对自举电容进行放电；第2输入部，该第2输入部与输入端子相连接，并与第2输出部相连接；复位部，该复位部与第2控制信号端子相连接，并对放电部及第2输出部进行控制；第1初始化部，该第1初始化部控制第1输出部；第2初始化部，该第2初始化部控制第1输出部；以及第3初始化部，该第3初始化部对放电部及第2输出部进行控制。由此，能够实现在与时钟信号无关的情况下进行全导通动作的移位寄存器。