-
-
公开(公告)号：CN111033601A
公开(公告)日：2020-04-17
申请号：CN201880042965.3
申请日：2018-06-28
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1333 , G02F1/1368 , G09F9/302 , H01L21/336 , H01L29/786
Abstract: 降低显示区域的与穿过内非显示区域的源极线相对应的部分区域中的显示质量的下降。穿过内非显示区域(12)的源极线(R、B、G)的排列在上侧变更区域(13)和下侧变更区域(16)中被变更为，使得被同时驱动的源极线(R、B、G)在显示区域(17)中相互不相邻，而在通过区域(14)中相互相邻。
-
公开(公告)号：CN109313879A
公开(公告)日：2019-02-05
申请号：CN201780033981.1
申请日：2017-08-01
Applicant: 夏普株式会社
IPC: G09G3/36 , G02F1/133 , G02F1/1345 , G09F9/30 , G09G3/20
Abstract: 关于特定形状显示器(典型地为在显示区域与显示区域之间设置非显示区域的形状的显示装置)，与以往相比实现窄边框化。在具有非矩形的显示区域(400)的显示装置中，例如以如下方式在以往配设有迂回配线的区域中设置副栅极驱动器。在具有具备两个突出部(左突出部(410L)和右突出部(410R))的凹型的显示区域(400)的显示装置中，用于对配设于左突出部(410L)的栅极总线的一部分进行驱动的副栅极驱动器(200(s2))设于凹部(500)内的区域中的左突出部(410L)的附近，另外，用于对配设于右突出部(410R)的栅极总线的一部分进行驱动的副栅极驱动器(200(s1))设于凹部(500)内的区域中的右突出部(410R)的附近。
-
公开(公告)号：CN103098373B
公开(公告)日：2016-04-27
申请号：CN201180042280.7
申请日：2011-08-31
Applicant: 夏普株式会社
IPC: H03K3/356 , G02F1/133 , G09G3/20 , G09G3/36 , G11C19/00 , G11C19/28 , H03K17/687 , H03K19/0175
CPC classification number: H03K3/02 , G09G3/3677 , G09G2310/0286 , G11C19/184 , G11C19/28
Abstract: 本触发器包括：输入及输出端子；第1及第2控制信号端子；第1输出部，该第1输出部包括自举电容，并与第1控制信号端子及输出端子连接；第2输出部，该第2输出部与第1输出部及输出端子连接；第1输入部，该第1输入部与输入端子连接，并对自举电容进行充电；放电部，该放电部对自举电容进行放电；第2输入部，该第2输入部与输入端子相连接，并与第2输出部相连接；复位部，该复位部与第2控制信号端子相连接，并对放电部及第2输出部进行控制；第1初始化部，该第1初始化部控制第1输出部；第2初始化部，该第2初始化部控制第1输出部；以及第3初始化部，该第3初始化部对放电部及第2输出部进行控制。由此，能够实现在与时钟信号无关的情况下进行全导通动作的移位寄存器。
-
公开(公告)号：CN103155412B
公开(公告)日：2015-12-02
申请号：CN201180041593.0
申请日：2011-08-31
Applicant: 夏普株式会社
IPC: H03K19/0175 , H03K19/094
CPC classification number: G05F3/16 , G09G3/3674 , G09G2310/0286 , G09G2310/0291 , H04L25/0272
Abstract: 本信号处理电路包括：第一及第二输入端子；输出端子；第一输出部，该第一输出部包含上述自举电容，并与第二输入端子及输出端子相连接；第二输出部，该第二输出部与上述第一输入端子、第一电源以及输出端子相连接；电荷控制部，该电荷控制部与上述第一输入端子相连接，并对上述自举电容的电荷进行控制；以及电阻，该电阻的一端与输出端子相连接，并且另一端与第二电源相连接。由此，在自举效应停止后也能维持输出电位。
-
Patent Agency Ranking
公开(公告)号：CN102460971B
公开(公告)日：2015-01-07
申请号：CN201080026980.2
申请日：2010-03-26
Applicant: 夏普株式会社
IPC: H03K3/356 , G02F1/133 , G09G3/20 , G11C19/00 , G11C19/28 , H03K17/00 , H03K17/687 , H03K23/00 , G09G3/36
CPC classification number: G09G3/3677 , G09G3/3655 , G09G3/3688 , G09G2300/0876 , G09G2310/0286 , G11C19/28 , H03K3/356104
Abstract: 一种触发器，包括：由P沟道的第一晶体管和N沟道的第二晶体管的栅极端子彼此连接且漏极端子彼此连接而得的第一CMOS电路；由P沟道的第三晶体管和N沟道的第四晶体管的栅极端子彼此连接且漏极端子彼此连接而得的第二CMOS电路；多个输入端子；以及第一输出端子和第二输出端子，第一CMOS电路的栅极侧、第二CMOS电路的漏极侧和第一输出端子连接，并且第二CMOS电路的栅极侧、第一CMOS电路的漏极侧和第二输出端子连接，上述第一晶体管至第四晶体管包括源极端子与上述多个输入端子的一个连接的输入晶体管。根据上述结构，能够实现触发器的小型化。
-
公开(公告)号：CN103098373A
公开(公告)日：2013-05-08
申请号：CN201180042280.7
申请日：2011-08-31
Applicant: 夏普株式会社
IPC: H03K3/356 , G02F1/133 , G09G3/20 , G09G3/36 , G11C19/00 , G11C19/28 , H03K17/687 , H03K19/0175
CPC classification number: H03K3/02 , G09G3/3677 , G09G2310/0286 , G11C19/184 , G11C19/28
Abstract: 本触发器包括：输入及输出端子；第1及第2控制信号端子；第1输出部，该第1输出部包括自举电容，并与第1控制信号端子及输出端子连接；第2输出部，该第2输出部与第1输出部及输出端子连接；第1输入部，该第1输入部与输入端子连接，并对自举电容进行充电；放电部，该放电部对自举电容进行放电；第2输入部，该第2输入部与输入端子相连接，并与第2输出部相连接；复位部，该复位部与第2控制信号端子相连接，并对放电部及第2输出部进行控制；第1初始化部，该第1初始化部控制第1输出部；第2初始化部，该第2初始化部控制第1输出部；以及第3初始化部，该第3初始化部对放电部及第2输出部进行控制。由此，能够实现在与时钟信号无关的情况下进行全导通动作的移位寄存器。
-
公开(公告)号：CN103081360A
公开(公告)日：2013-05-01
申请号：CN201180041132.3
申请日：2011-08-31
Applicant: 夏普株式会社
IPC: H03K17/687 , G09G3/20 , H03K17/06 , H03K19/0175 , H03K19/094
CPC classification number: H03K17/005 , G09G3/3677 , G09G2310/0286 , G09G2310/08 , G11C19/184 , G11C19/28 , H03K19/00315
Abstract: 本发明的信号处理电路包括：第1～第3输入端子；第1节点及第2节点；第1信号生成部，该第1信号生成部与第1节点、第3输入端子及输出端子相连接，并包含自举电容；以及第2信号生成部，该第2信号生成部与第2节点、第1电源及输出端子相连接，在该信号处理电路中，若第1输入端子变为激活状态，则第1节点变为激活状态，若第2输入端子变为激活状态，则第2节点变为激活状态，并且上述输出端子经由电阻与第1电源连接。由此，能够提高动作的稳定性。
-
公开(公告)号：CN101223606B
公开(公告)日：2012-09-05
申请号：CN200680025786.6
申请日：2006-07-13
Applicant: 夏普株式会社
Abstract: 本发明提供一种信号输出电路，其被设置在移位寄存器的单位级中，其特征在于，具备：RS型触发器；以及信号生成电路，根据输入信号取入或阻断时钟信号从而生成输出信号，其中，由触发器输出的信号以及所反馈的输出信号被输入上述信号生成电路，而且，输出信号被反馈到上述触发器的复位输入。由此，能够缩小电路面积并简化电路。
-
公开(公告)号：CN102460559A
公开(公告)日：2012-05-16
申请号：CN201080026979.X
申请日：2010-03-18
Applicant: 夏普株式会社
Abstract: 在移位寄存器的各级具备被输入初始化用信号(INITB)的置位复位型触发器、被输入同时选择信号(AONB)且利用上述触发器的输出(Q)生成本级的输出信号(OUT)的信号生成电路，在初始化用信号(INITB)为有效时，无论置位用信号(SB)和复位用信号(R)各自为有效还是无效，上述触发器的输出(Q)都成为无效，上述初始化用信号(INITB)在上述同时选择结束前设为有效，在结束后设为无效。这样，在以规定的定时进行多个信号线的同时选择的显示驱动电路中，能够使同时选择结束后的移位寄存器的动作稳定化。
-
-
-
-
-
-
-
-
-
Search Results
127
records
(took 0.031 seconds)
