-
公开(公告)号：CN105144301A
公开(公告)日：2015-12-09
申请号：CN201480016503.6
申请日：2014-02-17
Applicant: 夏普株式会社
CPC classification number: G06F1/10 , G06F1/26 , G09G3/3677 , G09G2310/0286 , G11C19/28
Abstract: 本发明将单位电路(1)多级连接而构成移位寄存器。输出晶体管(Tr1)根据栅极电位，切换是否输出时钟信号(CKA)。初始化晶体管(Tra)的漏极端子与Tr1的栅极端子连接，初始化晶体管(Tra)的源极端子与输出端子(OUT)或时钟端子(CKA)连接。Tra的源极端子与在初始时具有低电平电位、并且在输出具有高电平电位的时钟信号时具有与时钟信号相同的电平的电位的节点连接。由此，在输出高电平电位的时钟信号时，防止在Tra的源极-漏极间被施加高电压，防止初始化晶体管的劣化和破坏。
-
公开(公告)号：CN104137170A
公开(公告)日：2014-11-05
申请号：CN201380010407.6
申请日：2013-02-28
Applicant: 夏普株式会社
CPC classification number: G09G3/3677 , G09G2310/0245 , G09G2310/0286 , G09G2320/0257 , G09G2330/021 , G09G2330/025 , G09G2330/04 , G11C19/28
Abstract: 实现与以往相比不增加电路元件的数量并且不降低耐压可靠性就能进行栅极总线的全选择驱动的显示装置。在构成栅极驱动器内的移位寄存器的级构成电路中，对薄膜晶体管(Tr4)和薄膜晶体管(Tr3)的源极端子提供用于使全部栅极总线同时为选择状态的全选择信号(ALL-ON)，全选择信号(ALL-ON)为低电位电源，薄膜晶体管(Tr4)用于使QB节点为低电平，QB节点是为了使扫描信号(OUT)为低电平而设置的；薄膜晶体管(Tr3)用于使Q节点为低电平，Q节点是为了使扫描信号(OUT)为高电平而设置的。对栅极驱动器提供低电位电源的配线(ALL-ON配线)和对栅极驱动器以外的电路提供低电位电源的配线(VSS配线)是相互独立的电源线。
-
公开(公告)号：CN101925946B
公开(公告)日：2013-11-27
申请号：CN200980103925.6
申请日：2009-01-29
Applicant: 夏普株式会社
CPC classification number: G09G3/3674 , G09G3/3614 , G09G3/3685 , G09G5/006 , G09G5/18 , G09G2300/0857 , G09G2310/027 , G09G2310/0286 , G09G2330/021 , G09G2370/04
Abstract: 本发明提供一种显示装置，该显示装置是将图像数据(DR、DG、DB)和第一标记(D0)包含在串行数据(SI)内、通过串行传输提供给显示驱动器的有源矩阵型显示装置，所述显示驱动器利用所述串行传输所用的串行时钟(SCLK)，生成使数据信号线驱动器(23)的移位寄存器(23a)工作的时钟信号(SCK、SCKB)，根据所述第一标记(D0)和所述时钟信号(SCK、SCKB)，生成一帧期间最开始的水平期间的定时信号(SSP)，基于所述移位寄存器(23a)的最后级的输出信号(END-BIT1、END-BIT2)，生成以后的水平期间的定时信号(SSP)和输入扫描信号线驱动器(24)的移位寄存器(24a)的定时信号(GCK1B、GCK2B、GSP、GEN)。
-
-
-
Patent Agency Ranking
公开(公告)号：CN109313879A
公开(公告)日：2019-02-05
申请号：CN201780033981.1
申请日：2017-08-01
Applicant: 夏普株式会社
IPC: G09G3/36 , G02F1/133 , G02F1/1345 , G09F9/30 , G09G3/20
Abstract: 关于特定形状显示器(典型地为在显示区域与显示区域之间设置非显示区域的形状的显示装置)，与以往相比实现窄边框化。在具有非矩形的显示区域(400)的显示装置中，例如以如下方式在以往配设有迂回配线的区域中设置副栅极驱动器。在具有具备两个突出部(左突出部(410L)和右突出部(410R))的凹型的显示区域(400)的显示装置中，用于对配设于左突出部(410L)的栅极总线的一部分进行驱动的副栅极驱动器(200(s2))设于凹部(500)内的区域中的左突出部(410L)的附近，另外，用于对配设于右突出部(410R)的栅极总线的一部分进行驱动的副栅极驱动器(200(s1))设于凹部(500)内的区域中的右突出部(410R)的附近。
-
公开(公告)号：CN104094338B
公开(公告)日：2016-04-13
申请号：CN201380007998.1
申请日：2013-03-14
Applicant: 夏普株式会社
IPC: G09F9/30 , G02F1/1345
CPC classification number: G02F1/136286 , G02F1/13452 , G02F1/13454 , G02F2001/13456 , G09F9/30 , G09G3/3688 , G09G2300/0408 , G09G2300/0426 , H01L27/124
Abstract: 在矩形的显示区域(D)的周围规定的边框区域中的沿着基板端侧规定的端子区域的边框区域中，在显示区域(D)和规定于端子区域的一部分的安装区域(M)之间设有周边电路部(4)，在周边电路部(4)中，以单片方式设置的多个单位电路部(4ua、4ub)沿着显示区域(D)的一边排成一列，多个单位电路部(4ua、4ub)的排列间距在外侧比内侧宽。
-
公开(公告)号：CN102460971B
公开(公告)日：2015-01-07
申请号：CN201080026980.2
申请日：2010-03-26
Applicant: 夏普株式会社
IPC: H03K3/356 , G02F1/133 , G09G3/20 , G11C19/00 , G11C19/28 , H03K17/00 , H03K17/687 , H03K23/00 , G09G3/36
CPC classification number: G09G3/3677 , G09G3/3655 , G09G3/3688 , G09G2300/0876 , G09G2310/0286 , G11C19/28 , H03K3/356104
Abstract: 一种触发器，包括：由P沟道的第一晶体管和N沟道的第二晶体管的栅极端子彼此连接且漏极端子彼此连接而得的第一CMOS电路；由P沟道的第三晶体管和N沟道的第四晶体管的栅极端子彼此连接且漏极端子彼此连接而得的第二CMOS电路；多个输入端子；以及第一输出端子和第二输出端子，第一CMOS电路的栅极侧、第二CMOS电路的漏极侧和第一输出端子连接，并且第二CMOS电路的栅极侧、第一CMOS电路的漏极侧和第二输出端子连接，上述第一晶体管至第四晶体管包括源极端子与上述多个输入端子的一个连接的输入晶体管。根据上述结构，能够实现触发器的小型化。
-
公开(公告)号：CN101925946A
公开(公告)日：2010-12-22
申请号：CN200980103925.6
申请日：2009-01-29
Applicant: 夏普株式会社
CPC classification number: G09G3/3674 , G09G3/3614 , G09G3/3685 , G09G5/006 , G09G5/18 , G09G2300/0857 , G09G2310/027 , G09G2310/0286 , G09G2330/021 , G09G2370/04
Abstract: 本发明提供一种显示装置，该显示装置是将图像数据(DR、DG、DB)和第一标记(D0)包含在串行数据(SI)内、通过串行传输提供给显示驱动器的有源矩阵型显示装置，所述显示驱动器利用所述串行传输所用的串行时钟(SCLK)，生成使数据信号线驱动器(23)的移位寄存器(23a)工作的时钟信号(SCK、SCKB)，根据所述第一标记(D0)和所述时钟信号(SCK、SCKB)，生成一帧期间最开始的水平期间的定时信号(SSP)，基于所述移位寄存器(23a)的最后级的输出信号(END-BIT1、END-BIT2)，生成以后的水平期间的定时信号(SSP)和输入扫描信号线驱动器(24)的移位寄存器(24a)的定时信号(GCK1B、GCK2B、GSP、GEN)。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.121 seconds)
